「ｃＫ」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The function selector 31 is designed to select one path by synchronizing to an input clock CK.例文帳に追加

機能セレクタ３１は、入力クロックＣＫに同期して１つの経路を選択する。 - 特許庁

A counter 20 counts a clock signal CK and it is reset by a differentiated pulse P1.例文帳に追加

カウンタ２０はクロック信号ＣＫをカウントするが、微分パルスＰ１によってリセットされる。 - 特許庁

A reference signal fr is inputted to the clock terminal CK of a D flip-flop 50.例文帳に追加

Ｄフリップフロップ５０のクロック端子ＣＫには、基準信号ｆｒが入力される。 - 特許庁

The frequency divider 12 outputs a clock signal CKL by frequency-dividing the clock signal CK.例文帳に追加

分周器１２はクロック信号ＣＫを分周したクロック信号ＣＫＬを出力する。 - 特許庁

A data latch unit 30 receives the luminance data DL and the clock CK output from the waveform shaping unit 20 and latches each bit of the luminance data DL by the clock CK.例文帳に追加

データラッチ部３０は、波形整形部２０から出力される輝度データＤＬおよびクロックＣＫを受け、クロックＣＫによって輝度データＤＬの各ビットをラッチする。 - 特許庁

In a normal lathe 1, a chuck device body MB of the chuck device CK is constructed from an AZ31 magnesium alloy material, and a back plate BP of the chuck device CK is constructed from the AZ31 magnesium alloy material.例文帳に追加

チャック装置ＣＫのチャック装置本体ＭＢはマグネシウム合金ＡＺ３１材から構成され、チャック装置ＣＫのバックプレートＢＰはマグネシウム合金ＡＺ３１材から構成されている普通旋盤１。 - 特許庁

Without individually supplying the clock signals CK from the outside, the clock components are extracted from the data signals D themselves and the clock signals reproduced on the basis of the extracted clock components are defined as the clock signals CK.例文帳に追加

クロック信号ＣＫを外部から個別に供給するのではなく、データ信号Ｄ自体からそのクロック成分を抽出し、その抽出クロック成分をもとにして再生したクロック信号をもって、上記クロック信号ＣＫとする。 - 特許庁

Thus, a latch circuit LAT operates as a level shifter circuit when the 1st and 2nd control signals and the clock signal CK are 'H', and otherwise, it operates as a level holding circuit.例文帳に追加

こうして、ラッチ回路LATは、第１,第２制御信号およびクロック信号ckが“Ｈ”の場合はレベルシフタ回路として動作し、それ以外はレベル保持回路として動作する。 - 特許庁

The auxiliary sampling clock signal CK<1:8> can be adjusted step by step and it is smaller than one period of the sampling clock signal CK in each case.例文帳に追加

補助サンプリングクロック信号ＣＫ＜１：８＞は段階的に調節可能であり、それは各場合においてサンプリングクロック信号ＣＫの１周期よりも小さい。 - 特許庁

The multiplication signal generation part 9 generates a signal by frequency-doubling the first clock signal CK based on the first clock signal CK and the second clock signal X.例文帳に追加

そして、逓倍信号生成部９は、第１クロック信号ＣＫ及び第２クロック信号Ｘに基づいて第１クロック信号ＣＫの２逓倍信号を生成する。 - 特許庁

The data control part 40 outputs a data signal DT2 read out from the synchronous SRAM 2 in synchronization with the leading phase clock signal CK to the processor 1 as a data signal DT1 in synchronization with the clock signal CK.例文帳に追加

データ制御部４０は、位相の進んだクロック信号ＣＫに同期して同期式ＳＲＡＭ２から読み出されたデータ信号ＤＴ２を、このクロック信号ＣＫに同期してデータ信号ＤＴ１としてプロセッサ１へ出力する。 - 特許庁

A DLL circuit 2 creates, based on an input clock signal CK, a control voltage VCNTL having a proportional relation with a frequency of the clock signal CK.例文帳に追加

ＤＬＬ回路２は、入力されたクロック信号ＣＫに基づいて、該クロック信号ＣＫの周波数に比例関係を持つ制御電圧ＶＣＮＴＬを生成する。 - 特許庁

A master circuit 10 comprises a differential amplification circuit 10a for taking in an output of the frequency division circuit in response to a clock CK+ and a latch circuit 10b for holding an output of the differential amplification circuit during a clock period.例文帳に追加

マスター回路10は、クロックCK+に応答して分周回路の出力を取り込む差動増幅回路10aと、クロック周期の間差動増幅回路の出力を保持するラッチ回路10bとから成る。 - 特許庁

When a clock signal CK is 'H' and an input pulse signal in (a 1st control signal) is 'H', n type transistors M15, 16 are turned on and an output node/OUT becomes the ground level.例文帳に追加

クロック信号ckが“Ｈ”であり、入力パルス信号in(第１制御信号))が“Ｈ”の場合には、ｎ型トランジスタＭ15,Ｍ16がオンして出力ノード/OUTはGNDレベルになる。 - 特許庁

The OFDM modulation parts A2, B2 respectively generate OFDM modulation signals to which IFFT is applied on the basis of IFFT sampling clocks CK-A, CK-B outputted from respective clock generation parts A3, B3.例文帳に追加

ＯＦＤＭ変調部Ａ２，Ｂ２はクロック生成部Ａ３，Ｂ３からのＩＦＦＴサンプリングクロックＣＫ−Ａ，ＣＫ−Ｂに基づいてＩＦＦＴを施してＯＦＤＭ変調信号を生成する。 - 特許庁

The liquid crystal driving device 110 receives the external counter and comparator CK from the logic circuit 120 as input, and generates a DAC CK and DAC data based thereon, which are outputted to a DAC 130.例文帳に追加

液晶パネル駆動素子１１０は、ロジック回路１２０から外部カウンタ・コンパレータ用ＣＫを入力として受け、それに基づいてＤＡＣ用ＣＫとＤＡＣ用データとを生成してＤＡＣ１３０へ出力する。 - 特許庁

A clock generation circuit 5 supplies a clock signal TX_CK to a data transmission circuit 2 and supplies a clock signal RX_CK to a data reception circuit 3, for the purpose of a jitter proof test of a data transmission/reception circuit 1a.例文帳に追加

クロック生成回路５は、データ送受信回路１ａのジッタ耐力試験のためにデータ送信回路２へクロック信号ＴＸ＿ＣＫを供給し、データ受信回路３へクロック信号ＲＸ＿ＣＫを供給する。 - 特許庁

The applied voltage inversion circuit 20 receives complementary clocks (CK, /CK) having inverted phases from each other and fast changes voltage supply passages to the liquid crystal 30 at the timing of inverting levels of the complementary clocks.例文帳に追加

印加電圧反転回路２０には、互いに逆相の相補クロック（ＣＫ，／ＣＫ）が入力され、この相補クロックのレベルが反転するタイミングで、液晶３０への電圧供給経路が高速に切り換えられる。 - 特許庁

The integrated circuit (1) which receives the external clock signal (CK-ext) is controlled in clocking internally and the random clock signal (CK-al) which is generated internally is used additionally.例文帳に追加

本発明の方法によると、外部クロック信号（ＣＫ-ext）を受信する集積回路（１）が内部的に刻時制御され、内部的に発生されるランダムクロック信号（ＣＫ-al）が付加的に用いられる。 - 特許庁

The oscillation circuit 4 receives a reference clock CK_ref, and generates and outputs N-phase (N is an integer of two or more) clocks CK_1 to CK_N which have the same period and are different in phase.例文帳に追加

発振回路４は、基準クロックＣＫ_ｒｅｆを入力して、同一の周期を有すると共に位相が互いに異なるＮ相（Ｎは２以上の整数）のクロックＣＫ_１〜ＣＫ_Ｎを生成して出力する。 - 特許庁

When an input signal CK is 'H', a capacitor 27 of an integrating portion 20 is charged via resistor 26, and when the input signal CK is 'L', the charge charged in the capacitor 27 is discharged via a resistor 25.例文帳に追加

入力信号ＣＫが“Ｈ”の時、積分部２０のキャパシタ２７は抵抗２６を介して充電され、入力信号ＣＫが“Ｌ”になると、キャパシタ２７に充電された電荷は抵抗２５を介して放電される。 - 特許庁

Then, by setting a size of the posterior probability P'(Ck(f)|X(f,τ)) as the index, the observation signal Xm of the frequency domain which is determined to belong to a class Ck(f) is extracted as a separation signal Yn(f,τ) of the frequency domain.例文帳に追加

そして、事後確率P’(C_k(f)|X(f,τ))の大きさを指標とし、クラスC_k(f)に属すると判定される周波数領域の観測信号X_m(f,τ)を周波数領域の分離信号Y_n(f,τ)として抽出する。 - 特許庁

The 1/N counter 2 frequency-divides the received clock CK on the basis of a frequency division ratio set to its inside and outputs the result of frequency division to a PLL oscillator 3 as a frequency division clock CKn.例文帳に追加

1/Nカウンタ2は、入力されるクロックCKを内部に設定されている分周比に基づき分周し、分周結果を分周クロックCKnとしてPLL発振器3へ出力する。 - 特許庁

A frequency divider 17 of a master chip 101 frequency-divides a clock CK to generate a frequency division clock 33 and a frequency divider 27 of a slave chip 201 frequency-divides the clock CK to generate a frequency division clock 43.例文帳に追加

マスタチップ１０１の分周器１７及びスレーブチップ２０１の分周器２７は、いずれもクロックＣＫを分周してそれ分周クロック３３，４３を生成する。 - 特許庁

The IC card 30x stores the inputted public key certificate Cert, also decodes the inputted enciphered secret key Ck (Sk) with a common key Ck by using an enciphering/decoding part 32 and stores the obtained secret key Sk.例文帳に追加

ＩＣカード３０ｘは、入力された公開鍵証明書Certを記憶すると共に、入力された暗号化秘密鍵Ｃｋ［Ｓｋ］を共通鍵Ｃｋにより暗号化／復号部３２が復号し、得られた秘密鍵Ｓｋを記憶する。 - 特許庁

Thus, when the 1st clock signal received at a 1st clock input terminal (CK) of a frequency division flip- flop 12 rises, the 2nd clock signal goes to '0'.例文帳に追加

よって、分周用フリップフロップ１２の第一クロック入力端子（CK）に入力される第一クロック信号が立上る時には、第二クロック信号は“０”になる。 - 特許庁

This makes the AND circuit 73 be closed to stop a clock pulse DSP_CK, and makes a processor that is made to operate by the clock pulse DSP_CK be in a waiting state.例文帳に追加

これにより、アンド回路７３が閉状態となり、クロックパルスＤＳＰ＿ＣＫが停止され、クロックパルスＤＳＰ＿ＣＫによって動作するプロセッサがウエイト状態になる。 - 特許庁

In a toggle type flip-flop circuit (TFF), each signal of an output terminal (out) and an inverse output terminal (outb) latched at latch portions 22A, 22B are converted through a clock (ck) and an inverse clock (ckb).例文帳に追加

トグル型フリップフロップ回路（TFF）は、クロックck及び反転クロックckbにより、ラッチ部２２Ａ,２２Ｂにラッチされた出力端子out及び反転出力端子outbの信号が反転する回路である。 - 特許庁

When the start pulse (SP) is raised, the sampling pulse (sam) falls successively while being lagged from a clock signal (CK, CKB) by a half period per stage, synchronously with the rise of the clock signal (CK, CKB).例文帳に追加

スタートパルス（ＳＰ）が立ち上がると、クロック信号（ＣＫ、ＣＫＢ）の立ち上がりに同期し、サンプリングパルス（ｓａｍ）は、１段ごとにクロック信号（ＣＫ、ＣＫＢ）の半周期ずつ遅れて順次立ち下がる。 - 特許庁

When the access to the memory from the processor whose priority is at the highest order or the next highest order is finished, the signal DSP_CK_HALTn becomes "1" to make the AND circuit 73 opened after a fixed time, and the clock pulse DSP_CK is outputted again.例文帳に追加

優先順位が最上位または次位のプロセッサからメモリへアクセスが終了すると、信号ＤＳＰ＿ＣＫ＿ＨＡＬＴｎが“１”となり、一定時間後アンド回路７３が開状態となり、クロックパルスＤＳＰ＿ＣＫが再び出力される。 - 特許庁

The voltage detecting part 12a is constituted of resistors R13, R14, a filter capacitor Ck, and a changeover switch Q3, and the end voltage of the filter capacitor Ck is outputted to the control circuit 14 as the detecting voltage Vk.例文帳に追加

電圧検出部１２ａは、抵抗Ｒ１３，Ｒ１４、平滑コンデンサＣｋ、切換スイッチＱ３により構成され、平滑コンデンサＣｋの両端電圧を検出電圧Ｖｋとして制御回路１４へ出力する。 - 特許庁

When the SP becomes Lo, the CK becomes Lo and the CK1 becomes the H level, the potential of the output unit (Out) again becomes the L level.例文帳に追加

ＳＰがＬｏ、ＣＫ３がＬｏ、ＣＫ１がＨレベルになると、信号出力部(Ｏｕｔ)の電位は再びＬレベルとなる。 - 特許庁

The timing control circuit 2 invalidates the operation of the inside clock signals CK, CKB by receiving output from the comparative circuit.例文帳に追加

タイミング制御回路２は、比較回路からの出力を受けて内部クロック信号ＣＫ，ＣＫＢの動作を無効にするものである。 - 特許庁

The license generator generates a digital license matching the arranged contents, and the generated license includes the contents key CK.例文帳に追加

ライセンスジェネレータは配置されたコンテンツに対応するデジタルライセンスを生成し、生成されたライセンスはコンテンツ鍵（ＣＫ）を含む。 - 特許庁

A data signal supplies the latch circuit L3 with a latched signal by a clock signal CK in the latch circuit L2.例文帳に追加

ラッチ回路Ｌ２にデータ信号は、クロック信号ＣＫによりラッチされた信号をラッチ回路Ｌ３に供給する。 - 特許庁

A drive use ECL circuit 5 receives clock signals CK, XCK to drive the master latch circuit 1 and the slave latch circuit 2.例文帳に追加

駆動用ＥＣＬ回路５は、クロック信号ＣＫ，ＸＣＫの入力に基づいて、マスターラッチ回路１及びスレーブラッチ回路２を駆動する。 - 特許庁

Each header byte Ck of a codeword quad is redefined as comprising two interleaved (m/2) bit nibbles, e_k, o_k.例文帳に追加

符号語カッドの各ヘッダ・バイトｃ_Ｋは、２つのインターリーブされた（ｍ／２）ビット・ニブル、ｅ_ｋ、ｏ_Ｋを含むように再定義される。 - 特許庁

A level shifter 13 for boosting the voltage of the clock signal CK is provided for each SR flip-flop F1 for composing the shift register 11.例文帳に追加

シフトレジスタ１１を構成する各ＳＲフリップフロップＦ１毎に、クロック信号ＣＫを昇圧するレベルシフタ１３が設けられている。 - 特許庁

A digital control oscillation circuit 18 generates an oscillation frequency clock signal CK corresponding to the frequency control data signal DF.例文帳に追加

デジタル制御発振回路１８は周波数制御データ信号ＤＦに対応した発振周波数のクロック信号ＣＫを生成する。 - 特許庁

A clock signal ck, picture signals V40 for every R, G, B and an adding circuit control signal Ca are outputted from a control circuit 40.例文帳に追加

制御回路４０から、クロック信号ｃｋ、Ｒ，Ｇ，Ｂ毎の画像信号Ｖ４０、及び加算回路制御信号Ｃａが出力される。 - 特許庁

The license generating information includes the contents key CK, and an optional condition, status, a rule and/or requirement for installing the license.例文帳に追加

ライセンス生成情報は、コンテンツ鍵（ＣＫ）、およびライセンスを組み込むための任意の条件、状態、規則、および／または要件を含む。 - 特許庁

A charge pump circuit 36 boosts the power supply voltage Vdd by using a clock signal CK generated by the ring oscillator 34.例文帳に追加

チャージポンプ回路３６は、リングオシレータ３４により生成されるクロック信号ＣＫを利用して電源電圧Ｖｄｄを昇圧する。 - 特許庁

Further, the clock extraction circuit has a function of correcting the phase shift corresponding to the Manchester code and 1-bit of the clock CK corresponding to '0' of the Manchester code.例文帳に追加

さらに、マンチェスターコードの「０」に対応して、マンチェスターコードとＣＫの１ビットに対応する位相ずれを補正する機能も有する。 - 特許庁

The reagent for measuring activity of CK comprises cyclohexyldiamine tetraacetic acid, and the compound having a SH group.例文帳に追加

シクロヘキシルジアミン四酢酸と、ＳＨ基を有する化合物とを含有するＣＫ活性測定用試薬。 - 特許庁

A timer (55) outputs a signal (CK) after a predetermined time from ON controlling of the high side switch (53).例文帳に追加

タイマー（５５）は、ハイサイドスイッチ（５３）がオン制御されてから所定時間後に信号（ＣＫ）を出力する。 - 特許庁