「ｃＫ」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The spectrophotometer integrates, by a capacitor 82, current signals outputted by one pixel from the PDA detector every one pulse of a shiftclock CK, and samples to hold the current signals at timing that clamp operation by a switch 87 is released to an S/H circuit 91.例文帳に追加

シフトクロックＣＫの１パルス毎にＰＤＡ検出器７から１画素ずつ出力される電流信号をコンデンサ８２で積分し、スイッチ８７によるクランプ動作が解除されているタイミングでＳ／Ｈ回路９１にサンプル／ホールドする。 - 特許庁

Based on a difference between the phase of system clocks (SCLK, HSCLK, CK) and the phase of the data strobe signal DQS, the delay detection circuit 18 creates phase difference data P indicating the transmission delay, and supplies the data to the system clock synchronizing circuit 19.例文帳に追加

遅延検出回路（１８）は、システムクロック（ＳＣＬＫ、ＨＳＣＬＫ、ＣＫ）の位相とデータストローブ信号（ＤＱＳ）の位相との差に基づいて伝達遅延を示す位相差データ（Ｐ）を生成してシステムクロック同期化回路（１９）に供給する。 - 特許庁

Based on a first start signal Ss1 and a first halt signal Sh1, a clock signal control circuit 11a outputs a clock signal CK from a testing device, as a first internal clock signal ICK1, to an internal circuit 12a, a BIST circuit 13a and a delay control circuit 14a.例文帳に追加

クロック信号制御回路１１ａは、第１開始信号Ｓｓ１及び第１休止信号Ｓｈ１に基づいて、試験装置からのクロック信号ＣＫを第１内部クロック信号ＩＣＫ１として内部回路１２ａ、ＢＩＳＴ回路１３ａ、遅延制御回路１４ａに出力する。 - 特許庁

The transmitting section 5 receives the clocks CK_1 to CK_N outputted from the oscillation circuit 4, synchronizes the clock CKn (n is an integer being ≥1 and ≤N) with a serial data signal S_n and transmits the clock CKn synchronized with the serial data signal Sn to a receiver 3 through a high-speed serial transmission line Ln.例文帳に追加

送信部５は、発振回路４から出力されたクロックＣＫ_１〜ＣＫ_Ｎを入力して、このクロックＣＫ_ｎ（ｎは１以上Ｎ以下の各整数）にシリアルデータ信号Ｓ_ｎを同期させて高速シリアル伝送線路Ｌ_ｎを介して受信機３に送信する。 - 特許庁

A determination part compares an output pattern of the phase comparison signals LAG(n), LEAD(n) corresponding to each bit of a detection data pattern with a predetermined comparison object pattern, and determine whether one bit of the equalization signal EQDATA is longer or shorter than one cycle of a sampling clock CK based on whether the output pattern is matched with the comparison object pattern.例文帳に追加

判定部は、検出データパターンの各ビットに対応する位相比較信号ＬＡＧ（ｎ），ＬＥＡＤ（ｎ）の出力パターンを所定の比較対象パターンと比較し、合致するか否かに基づいて、等化信号ＥＱＤＡＴＡの１ビットがサンプリングクロックＣＫの１周期よりも長いか短いかを判定する。 - 特許庁

Then, the method and the apparatus store a second table, the converted value of which is set corresponding to the graphic data which are converted using the first table, in an memory address corresponding to, at least one of input values of v(k)=ck+d (where c and d are constants, as well as K=0, 1, 2 to n).例文帳に追加

次に、全入力値のうち少なくともｖ（ｋ）＝ｃｋ＋ｄ（ただし、ｃ、ｄは定数、ｋ＝０，１，２…ｎ）で表される入力値：ｖ（ｋ）に対応するアドレスに、第一テーブルを用いて変換された画像データに応じて設定される変換値が格納された第二テーブルをメモリに格納する。 - 特許庁

However, since the node B and the power source of positive voltage Vdd are connected via a transistor T20, the potential Vb of the node B is stabilized at a High side, erroneous operation by noise superposed on a clock signal ck is prevented when a power is supplied.例文帳に追加

しかし、ノードＢと正の電圧Ｖddの電源とがトランジスタＴ２０を介してに接続されるため、ノードＢの電位Ｖｂは、Ｈｉｇｈ側で安定し、電源投入時、クロック信号ｃｋに重畳したノイズによる誤動作は防止される。 - 特許庁

A start bit S is detected by a start bit detecting circuit 20, and when a start bit detecting signal STB becomes a high level, a mask of an operation clock SK by an AND circuit 25 is released, and supply of a clock CK to a shift register 23 is started.例文帳に追加

スタートビット検出回路２０にてスタートビットＳが検出され、スタートビット検出信号ＳＴＢがハイレベルになると、ＡＮＤ回路２５による動作クロックＳＫのマスクが解除され、シフトレジスタ２３に対するクロックＣＫの供給が開始される。 - 特許庁

Since the carry signal CY is activated in an internal state before one period of the clock CK earlier than an internal state reset by the frequency divider 17 both the frequency dividers 17, 27 are reset with the carry signal CY without losing a ratio of frequency division of the frequency dividers 17, 27.例文帳に追加

分周器１７がリセットされる内部状態よりもクロックＣＫの一周期前の内部状態でキャリー信号ＣＹが活性化するので、分周器１７，２７の分周の割合を損なうことなく、キャリー信号ＣＹにより分周器１７，２７の両方のリセットを行うことができる。 - 特許庁

To provide a method for measuring and determining the root activity of a plant in order to quantitatively measure the activity of the plant root to instantaneously judge the growth state of the crop, by which the root activity can quickly, simply and quantitatively be measured only by bringing a cut plant root into contact with a CK reagent containing methylene blue.例文帳に追加

植物根の活性を定量的に測定し、作物の生育状況を即座に判定する目的で、切断した植物根とメチレンブルーを含むＣＫ反応試薬を接触するだけで、迅速に、簡便に、定量的に測定する方法と反応液を提供するものである。 - 特許庁

The two flip-flops are clocked by an input clock signal CK to supply a divided output signal OUT whose frequency is divided by 2 or by 3 in accordance with a division mode selection signal divb applied to the input of the first NAND logic gate 15.例文帳に追加

２つのフリップ・フロップは、分周された出力信号ＯＵＴを与えるために入力クロック信号ＣＫでクロックされ、その出力信号の周波数は、第１のＮＡＮＤロジック・ゲート１５の入力に与えられる分周モード選択信号ｄｉｖｂに応じて２又は３で分周される。 - 特許庁

A clock frequency monitoring device 20 monitors the CK signals of respective channels used for the slave synchronization in OFDM modulators 141-14n, respectively compares them with reference clock signals LO obtained in a rubidium oscillator 16, and monitors whether or not the frequency difference is within an allowable range.例文帳に追加

クロック周波数監視装置２０は、ＯＦＤＭ変調器１４１〜１４ｎで従属同期に供される各チャンネルのＣＫ信号をモニタし、それぞれルビジウム発振器１６で得られる基準クロック信号ＬＯと比較して、その周波数差が許容範囲にあるか否かを監視する。 - 特許庁

A double feed sensing device is equipped with a paper thickness sensor 40 (sheet thickness sensing part) to sense the thickness of a check CK transported on a sheet transporting path and a thickness comparing part 61 and a double feed judging part 63 to compare the obtained check thickness with the reference value and judge whether any double feed exists.例文帳に追加

重送検出装置は、用紙搬送路を搬送される小切手ＣＫの厚さを検出する紙厚センサ４０（用紙厚さ検出部）と、検出された小切手ＣＫの厚さを紙厚基準値と比較して重送の有無を判定する紙厚比較部６１及び重送判定部６３を有している。 - 特許庁

After the load signal becomes a level L and when the counter has counted the specified number of clocks of the clock signal CK and thereafter, an enable input signal EI is made to reach the level H, and thereby, serial data signals DI thereafter are captured in the 1st register, and this captured data are utilized as an image display data.例文帳に追加

ロード信号がレベルLになった後、規定クロック数をカウンタが計数した時点以降で、イネーブル入力信号EIをレベルHにすることにより、それ以降のシリアルデータ信号DIは第1レジスタに取り込まれ、この取り込まれたデータが画像表示データとして利用される。 - 特許庁

The device management apparatus CK predicts the occurrence of a common abnormal state, common for the predetermined kinds of devices Ka-Kn, on the basis of the abnormality information classified and stored in the nonvolatile memory and transmits common abnormal state prediction information to the devices Ka-Kn.例文帳に追加

機器管理装置ＣＫは、該不揮発性メモリに分類保管されている異常情報に基づいて所定種類の機器Ｋａ〜Ｋｎに共通する共通異常状態の発生を予測し、各機器Ｋａ〜Ｋｎに共通異常状態予測情報を送信する。 - 特許庁

Then, the output of the operational amplifier 15 is supplied to the control terminal of a VCO(voltage controlled oscillator) 14 and a clock CK is obtained from the VCO 14, fed back to the phase detector 12 and the frequency detector 13 and turned to the object of phase comparison and frequency comparison with channel data.例文帳に追加

オペアンプ１４の出力は、ＶＣＯ１４の制御端子に与えられ、ＶＣＯ１４からはクロックＣＫが得られ、位相検出器１２、周波数検出器１３にフィードバックされ、チャンネルデータとの位相比較及び周波数比較対象とされる。 - 特許庁

Input circuits 10, 11, 12 and 13 connected to an external input terminal PAD through resistive elements R1, R2, R3 and R4, respectively are activated in accordance with level transition of supplied clock signals CK 10, CK11, CK12 and CK13, respectively to obtain an input signal.例文帳に追加

外部入力端子ＰＡＤに抵抗素子Ｒ１、Ｒ２、Ｒ３、Ｒ４をそれぞれ介して接続される入力回路１０、１１、１２、１３は、それぞれ供給されるクロック信号ＣＫ１０、ＣＫ１１、ＣＫ１２、ＣＫ１３のレベル遷移に応じて活性化して入力信号を取り込む。 - 特許庁

When no camera head 3 is connected to the CCU 6, the connection detection circuit 162 detects that no ACK is received and controls the changeover circuit 161 to output an output (BCK) of a second frequency divider circuit 139 in a floating circuit 135 as the CK.例文帳に追加

カメラヘッド３が接続されていない場合には、接続検知回路１６２はＡＣＫが入力されていないことを検知し、切り替え回路１６１を制御して、フローティング回路１３５内の第２の分周回路１３９の出力（ＢＣＫ）をＣＫとして出力する。 - 特許庁

As a breadthwise deviation amount calculating means, an arithmetic processing part 20 calculates the deviation between a midpoint CK on the center line of both the track marks 2 and a midpoint Ca on the CCD line sensor 5 as the amount of the deviation on the breadthwise direction of the track for the unmanned carrier 1.例文帳に追加

幅方向偏位量算出手段としての演算処理部２０は、両軌道マーク２、２の中央線上の中点ＣＫとＣＣＤラインセンサ５上の中点Ｃａとのずれを、無人搬送車１の軌道の幅方向に対する偏位量として算出する。 - 特許庁

To provide a method for transmitting data between two devices (D1, D2) which can restrain a clock line to an electric potential representing a logic value B opposite to a logic value A respectively using a clock line (CK) maintained at the default value of the logic value A and at least one data line (DT).例文帳に追加

論理値Ａのデフォルト値に維持されているクロック線（ＣＫ）と少なくとも一本のデータ線（ＤＴ）により、それぞれＡと反対の論理値Ｂを表す電位にクロック線を拘束することができる二つの装置（Ｄ１、Ｄ２）間でデータを送信するための方法を提供する。 - 特許庁

The shift register circuit is provided with a transistor Q1 between an output terminal OUT and a clock terminal CK, a transistor Q2 between the output terminal OUT and a first power supply terminal s1, a transistor Q3 between the gate of the transistor Q1 and a second power supply terminal s2.例文帳に追加

シフトレジスタ回路は、出力端子ＯＵＴとクロック端子ＣＫとの間のトランジスタＱ１、出力端子ＯＵＴと第１電源端子ｓ１との間のトランジスタＱ２、トランジスタＱ１のゲートと第２電源端子ｓ２との間のトランジスタＱ３を備える。 - 特許庁

When a clock signal CK is in an H level, the transmission gate 5 is turned on to pass input data, stored data in the capacitor C2 are updated, the inverter circuit 6 inverts out the updated data, and the clocked inverter circuit 9 is turned on to invert out the input data.例文帳に追加

クロック信号ＣＫのＨレベル時は、伝送ゲート５はオンして入力データを通過させてキャパシタＣ２の記憶データを更新するとともに、インバータ回路６はその更新データを反転出力し、かつ、クロックドインバータ回路９はオンして入力データを反転出力する。 - 特許庁

When the content data 82a is used, a CK 75a determines whether the correspondence between the ID information obtained from the ID card 73a connected at the present and the content data 82a to be used is present in a holder 74a or not.例文帳に追加

このコンテンツデータ８２ａを利用する場合には、ＣＫ７５ａが、現在接続されているＩＤカード７３ａから得られるＩＤ情報と利用したいコンテンツデータ８２ａとの対応関係がフォルダ７４ａに存在するか否かについて判定する。 - 特許庁

A timing generation circuit 17b prepares a line pulse LP1 of a comparatively short period for driving the main display area 13 by dividing the frequency of a system clock CK and prepares also a clock signal CK2 for driving the sub-display area 14 synchronously with the pulse LP1.例文帳に追加

タイミング生成回路１７ｂは、システムクロックＣＫを分周して、前記主表示領域１３を駆動する比較的短い周期のラインパルスＬＰ１を作成するとともに、該パルスＬＰ１に同期して、副表示領域１４を駆動するクロック信号ＣＫ２を作成する。 - 特許庁

In mode 3, the first clock CK is sustained at VDD, the second clock XCK' is changed from GND to a second high level (2VDD), the third switching element SW3 is turned on, and the first and second switching elements SW1 and SW2 are turned off.例文帳に追加

モード３において、第１のクロックＣＫをＶＤＤに維持し、第２のクロックＸＣＫ’をＧＮＤから第２の高レベル（２ＶＤＤ）に変化させると共に、第３のスイッチング素子ＳＷ３をオンし、第１及び第２のスイッチング素子ＳＷ１，ＳＷ２をオフする。 - 特許庁

The timer receives a count clock (CK), a trigger(Trg), a delay (DL) as inputs and outputs an 'ON' signal that is outputted when the trigger is received and after the delay and a 'carry ON (CO)' that is outputted only for final one clock period of the 'ON' period.例文帳に追加

タイマは、入力としては、計数用のクロック（ＣＫ），トリガ（Ｔｒｇ），遅延量（ＤＬ）があり、出力としては、トリガが入力されて遅延量で示される期間に“オン”になる“オン（ＯＮ）”と“オン”期間の最後の１クロック期間だけ“オン”になる“キャリオン（ＣＯ）”を有している。 - 特許庁

When the semiconductor integrated circuit is operated for test, input data TI for test are given to the scan registers 21 and 24 at the front ends of the divided chains synchronously to a multiplied clock signal CKD which is obtained by doubling a clock signal CK after the data are converted into parallel data S41 and S42 by means of a serial/parallel conversion circuit 40.例文帳に追加

試験動作時には、試験入力データＴＩがクロック信号ＣＫの２倍の逓倍クロック信号ＣＫＤに同期して与えられ、直列並列変換回路４０で並列データＳ４１，Ｓ４２に変換されて、各分割チェーンの先端のスキャンレジスタ２１，２５に与えられる。 - 特許庁

In the SAM 43 of a portable player 4, the XOR of the contents key data CK and parts key data PK is calculated to obtain temporary key data TMK, and the MAC of the temporary key data TMK and block seed data BS is calculated to obtain block key data for every block.例文帳に追加

携帯用プレーヤ４のＳＡＭ４３において、コンテンツ鍵データＣＫとパーツ鍵データＰＫとのＸＯＲを演算してテンポラリ鍵データＴＭＫを生成し、テンポラリ鍵データＴＭＫとブロックシードデータＢＳとのＭＡＣ演算を行ってブロック毎にブロック鍵データＢＫを生成する。 - 特許庁

Furthermore, the measurement unit 36 includes counters 58a-58d, which count the clock signal ck by each of four time-segments; and a CPU 52 and a personal computer 32 which test the encoder on the basis of count values d1-d4 which are counted by the counters 58a-58d.例文帳に追加

また計測ユニット３６は、前記４つの区間毎にクロックｃｋをカウンタ５８ａ〜５８ｄと、該カウンタ５８ａ〜５８ｄによってカウントされた計数値ｄ１〜ｄ４に基づいてエンコーダの検査を行うＣＰＵ５２及びパーソナルコンピュータ３２とを有する。 - 特許庁

Concerning the method for reducing the power consumption of radio equipment, in order to provide a radio communication function, on the basis of a read signal SRD for instructing the read of data outputted from a CPU 1 for controlling respective parts of the radio equipment, the frequency of a clock CK supplied to the CPU 1 is controlled.例文帳に追加

開示される無線機器の消費電力低減方法は、無線通信機能を実現するために、無線機器の各部を制御するＣＰＵ１から出力されるデータの読み出しを指示するリード信号Ｓ_ＲＤに基づいて、ＣＰＵ１に供給されるクロックＣＫの周波数を制御する。 - 特許庁

A potential differential signal between both electrodes of the capacitative element 4 is input to the differential detection part 6, and the differential detection part 6 generates a second clock signal X having a phase difference of 90° with a positive phase signal of the first clock signal CK based on a comparison result of an intermediate value in change range of the potential differential signal.例文帳に追加

また、差動検出器６は、容量素子４の両電極間の電位差信号が入力され、該電位差信号の変化範囲の中間値における比較結果に基づいて、第１クロック信号ＣＫの正相信号に対して９０度の位相差を有する第２クロック信号Ｘを生成する。 - 特許庁

When an input point specified by an L*a*b* value is given, a prescribed point is provided at a middle point between both end points of an X axis in a CK space where a chromatic axis (CMY axis) extends radially around the X axis representing almost black (and gray).例文帳に追加

Ｌ＊ａ＊ｂ＊値によって規定される入力点が与えられると、おおよそ黒色（及びグレー）を表わすＸ軸を中心にクロマ軸（ＣＭＹ軸）が放射状に延びているＣＫ空間上において、Ｘ軸の両端点の中点に所定点が設けられる。 - 特許庁

In the even driver 2e, each of the stages 2i (i=1-n) inputs a signal supplied from the odd driver 2o through the gate lines (2i-1) and outputs a high level selection signal to the gate lines GL2i in accordance with the control signal Φ2, CK.例文帳に追加

偶数ドライバ２ｅでは、各段２ｉ（ｉ＝１〜ｎ）が奇数ドライバ２ｏからゲートライン（２ｉ−１）を介して供給される信号を入力して、制御信号Φ２、¬ＣＫに従ってハイレベルの選択信号をゲートラインＧＬ２ｉに出力する。 - 特許庁

A semiconductor chip 17 is provided with: a variable capacitive element 18 connected between power lines 9, 10; and a control circuit 19 for controlling the variable capacitive element 18 to vary the capacitance of the variable capacitive element 18 synchronously with the clock CK whose period is fixed.例文帳に追加

電源線９、１０間に可変容量素子１８を接続すると共に、周期固定のクロックＣＫに同期して可変容量素子１８の容量値を変化させるように可変容量素子１８を制御する制御回路１９を設ける。 - 特許庁

When the camera head 3 is connected to the CCU 6, a connection detection circuit 162 detects whether or not an ACK (first clock) is received, the circuit 162 controls a changeover circuit 161 when connected to output (ACK) of a first frequency divider circuit 132 as a CK (clock signal).例文帳に追加

カメラヘッド３がＣＣＵ６に接続されている場合には、接続検知１６２はＡＣＫが入力されているか否かを検知して、入力されている場合には、切り替え回路１６１を制御して、第１の分周回路１３２の出力（ＡＣＫ）をＣＫとして出力する。 - 特許庁

When the amount X of received data stored in a buffer 10 is larger than a reference value B and smaller than a reference value A, a selector 40 gives a reference clock CK0 from a frequency dividing circuit 32 as a clock CK to a D/A converter 50.例文帳に追加

バッファ１０に蓄積されている受信データの量Ｘが基準値Ｂより多く基準値Ａよりも少ないときセレクタ４０は、分周回路３２からの基準クロックＣＫ０をクロックＣＫとしてＤ／Ａ変換器５０に与える。 - 特許庁

The inputting part 1 is provided with a NOR circuit NOR1 for receiving the clock signal CK and an input signal D, and an output of the NOR circuit NOR1 is given to the n type MIS transistor TN3 as a signal of the control node nc.例文帳に追加

前記入力部１では、クロック信号ＣＫと入力信号Ｄとを入力とするＮＯＲ回路ＮＯＲ１が備えられ、前記ＮＯＲ回路ＮＯＲ１の出力が制御ノードｎｃの信号として、前記ｎ型ＭＩＳトランジスタＴＮ３に与えられる。 - 特許庁

A device driver part specifies an image processing part in which a command control unit is connected to a print command control unit through the communication cable, supplies the image processing part with YM image data and supplies image processing parts other than that with CK image data.例文帳に追加

デバイスドライバ部は、通信ケーブルを介してコマンド制御部がプリントコマンド制御部に接続された画像処理部を特定し、その画像処理部に対してはＹＭの画像データを供給し、それ以外の画像処理部に対してはＣＫの画像データを供給する。 - 特許庁

Then, the data PCIN are read into the delay flip-flop 55 at the rise of a reset signal RESETn and afterwards, outputs of the counter units 51-0 to 51-19 are successively made increment in the timing of a clock pulse CK.例文帳に追加

そして、リセット信号ＲＥＳＥＴｎの立ち上がりにおいてデータＰＣＩＮがディレイフリップフロップ５５に読み込まれ、以後、クロックパルスＣＫのタイミングにおいてカウンタユニット５１−０〜５１−１９の出力が逐次インクリメントされる。 - 特許庁

Clock signals CK of N pieces and control signals D_ENA are inputted to the control circuit 54, and the circuit 54 supplies respectively the clock signal for shifting to the transfer elements of N stages out of M stages and further supplies a fixed logical signal for skipping to the transfer element of (M-N) stages.例文帳に追加

制御回路５４は、一サイクル中にＮ個のクロック信号ＣＫと、制御信号Ｄ_ＥＮＡとが入力され、制御信号に基づいて、Ｍ段の中のＮ段の転送素子にシフト用クロック信号を、（Ｍ−Ｎ）段の転送素子にスキップ用固定論理信号をそれぞれ供給する。 - 特許庁

To reduce jitters generated in a reproduced clock signal CK, since the deviation of the output cycle in enable period can be removed, even when a plurality of specific data are inserted in a generation period of a single cycle in the enable period.例文帳に追加

本発明は、イネーブル期間の１周期の生成期間中に特定データが複数挿入されている場合でも、イネーブル期間の出力周期の偏りを無くすことができるので、再生クロック信号ＣＫに発生するジッタを少なくすることを目的とする。 - 特許庁

In such a case, when a frequency of an IF signal is obtained, an AFC operation is started, and a gate control circuit 121 counts a clock CK supplied from a crystal oscillator 131 via an oscillation control circuit 122 to generate a gate time corresponding to tuning information or the like.例文帳に追加

この際、ＩＦ信号の周波数が得られるとＡＦＣ動作が開始され、ゲート制御回路１２１は、発振制御回路１２２を介してクリスタル発振器１３１から供給されるクロックＣＫをカウントすることにより、選局情報などに応じたゲート時間を生成する。 - 特許庁

In mode 2, the second clocks XCK is sustained at GND, the first clock CK is changed to a first high level (VDD), the second switching element SW2 is turned on, and the first and third switching elements SW1 and SW3 are turned off.例文帳に追加

モード２において、第２のクロックＸＣＫをＧＮＤに維持し、第１のクロックＣＫを第１の高レベル（ＶＤＤ）に変化させると共に、第２のスイッチング素子ＳＷ２をオンし、第１及び第３のスイッチング素子ＳＷ１，ＳＷ３をオフする。 - 特許庁

When a serial-parallel conversion unit 32 of a receiving circuit 30 converts a signal of the serial format to that of a parallel format synchronizing with a transmission clock CK_TRS, the signal is outputted to a succeeding circuit one by one according to the timing of each signal received in the serial form.例文帳に追加

受信回路３０のシリアルパラレル変換部３２は、伝送クロックＣＫ＿ＴＲＳに同期して、シリアル形式の信号を、パラレル形式の信号に展開する際、シリアル形式にて受信した各信号のタイミングに応じて、順次、後段の回路へ出力する。 - 特許庁

Feed back control on a PLL circuit 9 is limited, by comparing first and second deciding clocks (TH1, TH2) by the highest frequency and the lowest frequency, which can be measured by a clock CK, by means of a reproducing signal DRF.例文帳に追加

本発明は、クロックＣＫが取り得る最高周波数及び最低周波数による第１及び第２の判定用クロック（ＴＨ１、ＴＨ２）と再生信号ＤＲＦとの比較により、ＰＬＬ回路９におけるフィードバック制御を制限する。 - 特許庁