「CMOS reset」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

CMOS APS READ SYSTEM FOR COMBINING RESET DRAIN CURRENT AND SOURCE FOLLOWER OUTPUT例文帳に追加

リセットドレイン電流及びソースフォロワ出力を組み合わすＣＭＯＳ型ＡＰＳ読み出し方式 - 特許庁

CMOS IMAGE SENSOR HAVING IMPROVED PERFORMANCE OBTAINED BY INTERGRATING PIXEL WITH BURST RESET OPERATION例文帳に追加

画素をバーストリセット動作と統合することにより改善された性能を有するＣＭＯＳイメージセンサ - 特許庁

HIGH DYNAMIC RANGE ACTIVE PIXEL CMOS IMAGE SENSOR AND DATA PROCESSING SYSTEM INCLUDING ADAPTIVE PIXEL RESET例文帳に追加

高ダイナミックレンジ能動ピクセルＣＭＯＳイメージセンサと適応ピクセル・リセットを含むデータ処理システム - 特許庁

The CMOS pixel sensor further provides an active reset operation for reducing noise when resetting a node voltage.例文帳に追加

ＣＭＯＳピクセルセンサは、さらに、ノード電圧のリセット時に低雑音をもたらすアクティブリセット動作を提供する。 - 特許庁

A complementary metal oxide semiconductor (CMOS) imager flush reset circuit 400 is provided.例文帳に追加

本発明は、相補型金属酸化膜半導体（ＣＭＯＳ）撮像装置フラッシュリセット回路４００を提供する。 - 特許庁

Thus, the CMOS image sensor generates a video signal without distortion and improves the accuracy of the reset level by the reset voltage read in every column.例文帳に追加

これにより、ＣＭＯＳイメージセンサは、歪曲のないビデオ信号を発生させ、カラムごとに読み取られるリセット電圧でリセットレベルの正確性を向上させる。 - 特許庁

To provide the unit pixel of a CMOS image sensor in which reset efficiency of a photodiode can be prevented from lowering.例文帳に追加

フォトダイオードのリセット効率の低下を防止することができるＣＭＯＳイメージセンサの単位画素を提供すること。 - 特許庁

A unit pixel 10 in a pixel array of a CMOS image sensor is equipped with: a photodiode 1; a lead transistor 2; a floating diffusion FD; a reset transistor 3; and an amplification transistor 4.例文帳に追加

CMOSイメージセンサの画素アレイにおける単位画素１０は、フォトダイオード１と、リードトランジスタ２と、フローティングディフュージョンFDと、リセットトランジスタ３と、増幅トランジスタ４とを具備する。 - 特許庁

To provide an image sensor on which a low-noise reset operation can be packaged while including transistors and control lines less in number than an existing CMOS image sensor.例文帳に追加

既存のＣＭＯＳ画像センサより少ないトランジスタと制御線を含みながら、低ノイズリセット動作を実装できる画像センサを提供する。 - 特許庁

This clamp circuit generates a requested reset voltage according to a CDS scheme by utilizing the reset voltage read in every column of a pixel array in an active region and an optical black region of the CMOS image sensor.例文帳に追加

ＣＭＯＳイメージセンサのアクティブ領域と光学的ブラック領域内のピクセルアレイのカラムごとに読み取られるリセット電圧を利用して、ＣＤＳ方式で要求されるリセット電圧を発生させるクランプ回路。 - 特許庁

To remove reset noise according to a small signal and a large signal by providing a plurality of floating diffusion parts in a CMOS solid state imaging device.例文帳に追加

ＣＭＯＳ固体撮像装置において、複数のフローティングディフュージョン部を有する画素を備え、小信号、大信号に対応して、リセットノイズの除去を可能にする。 - 特許庁

CMOS IMAGE SENSOR HAVING LESS kTC NOISE, RESET TRANSISTOR CONTROL CIRCUIT USED BY THIS IMAGE SENSOR, AND VOLTAGE SWITCHING CIRCUIT USED FOR THIS CONTROL CIRCUIT例文帳に追加

ｋＴＣ雑音を低減したＣＭＯＳイメージセンサ、同イメージセンサの用いるリセットトランジスタ制御回路、および同制御回路に用いる電圧切替回路 - 特許庁

In the CMOS image sensor, transfer transistors are formed on a photodiode, and remaining reset transistors, source follower transistors, and selection transistors are formed on another layer.例文帳に追加

フォトダイオード上にトランスファトランジスタが形成され、残りのリセットトランジスタ、ソースフォロワートランジスタ及び選択トランジスタは、他の層に形成されるＣＭＯＳイメージセンサーである。 - 特許庁

To provide a solid state imaging element in which low noise and high image quality can be realized by suppressing reset noise produced in the reset operation of pixel without deviating significantly from a general purpose CMOS process.例文帳に追加

本発明は、汎用ＣＭＯＳプロセスから大きく逸脱することなく、画素のリセット動作で発生するリセットノイズを抑圧し、低ノイズ、高画質を実現可能な画素構造および動作を有する固体撮像素子を提供する。 - 特許庁

The imaging apparatus includes an X-Y address type CMOS image sensor 102, and an SSG 104 and a CPU 105 for performing reset and signal read in an order different from an order of the line specified by a Y address in the CMOS image sensor 102.例文帳に追加

ＸＹアドレス方式のＣＭＯＳイメージセンサ１０２と、ＣＭＯＳイメージセンサ１０２において、Ｙアドレスで指定されたラインの順序とは異なる順序でリセット、及び、信号読み出しを行うＳＳＧ１０４及びＣＰＵ１０５とを備える。 - 特許庁

An XY address type CMOS image sensor 102, a synchronizing signal generation circuit 104 for driving the CMOS image sensor 102 so as to differentiate the order of lines on which reset is performed from the order of lines on which signal reading is performed, and a CPU 105 are included.例文帳に追加

ＸＹアドレス型のＣＭＯＳイメージセンサ１０２と、リセットが行われるラインの順序と信号読み出しが行われるラインの順序が異なるようＣＭＯＳイメージセンサ１０２を駆動する同期信号生成回路１０４及びＣＰＵ１０５とを備える。 - 特許庁

In the CMOS image sensor, drive of the unit pixel is controlled such that the reset transistor 64 resets the charge in the floating diffusion regions 63 in every plurality of rows not neighboring to one another in the pixel array part before transfer of charge by the transfer gate 62.例文帳に追加

そして、CMOSイメージセンサにおいては、転送ゲート６２による電荷転送前に、画素アレイ部において互いに隣接しない複数の行毎に、リセットトランジスタ６４による浮遊拡散領域６３の電荷をリセットするように単位画素の駆動が制御される。 - 特許庁

In a pixel array part of a CMOS image sensor, a plurality of unit pixels 50 each including at least a photodiode 61, a transfer gate 64 transferring charge generated by the photodiode 61 to a floating diffusion region 65 and a reset transistor 66 discharging charge in the floating diffusion region 65, are arranged.例文帳に追加

CMOSイメージセンサの画素アレイ部には、フォトダイオード６１と、フォトダイオード６１により生成された電荷を浮遊拡散領域６５に転送する転送ゲート６４と、浮遊拡散領域６５の電荷を排出するリセットトランジスタ６６とを少なくとも備える複数の単位画素５０が配列されている。 - 特許庁

In a CMOS image sensor 10 with a pixel configuration having a first and a second charge storage parts 33, 35, photodiodes 31 for all the pixels 30 are reset all together to start storage of signal charges, then at end of the storage time, the first and the second charge storage parts 33, 35 are reset.例文帳に追加

第１，第２の電荷蓄積部３３，３５を有する画素構成のＣＭＯＳイメージセンサ１０において、先ず、全画素３０のフォトダイオード３１を一括してリセットして信号電荷の蓄積を開始し、蓄積時間終了時に第１、第２の電荷蓄積部３３，３５をリセットする。 - 特許庁

Signals read from the CMOS sensor 11 are converted into digital signals in an ADC 16, the reset signals are stored in a frame memory 17, the reset signals read from the frame memory 17 are subtracted from the optical signals from the pixels in the next frame in a subtraction circuit 19, and thus, kTC noise is suppressed.例文帳に追加

ＣＭＯＳセンサ１１から読み出された信号はＡＤＣ１６でデジタル信号に変換し、リセット信号はフレームメモリ１７に蓄積し、次のフレームで画素からの光信号からフレームメモリ１７から読み出したリセット信号を減算回路１９で減算することにより、ｋＴＣノイズを抑圧する。 - 特許庁

In a pixel array part of a CMOS image sensor, a plurality of unit pixels 50 each including at least a photodiode 61, a transfer gate 62 transferring charge accumulated in the photodiode 61 to a floating diffusion region 63 and a reset transistor 64 resetting charge in the floating diffusion region 63, are arranged in a matrix in a plane.例文帳に追加

CMOSイメージセンサの画素アレイ部には、フォトダイオード６１と、フォトダイオード６１に蓄積された電荷を浮遊拡散領域６３に転送する転送ゲート６２と、浮遊拡散領域６３の電荷をリセットするリセットトランジスタ６４とを少なくとも備える複数の単位画素５０が２次元に配列されている。 - 特許庁

To provide a CMOS image sensor and a producing method therefor with which a leak current in the drain part of a reset transistor is suppressed by reducing a resistance value between the source/drain of an MOS transistor and wiring.例文帳に追加

ＭＯＳトランジスタのソース・ドレインと配線との間の抵抗値を低減し、リセットトランジスタのドレイン部でのリーク電流を抑制したＣＭＯＳイメージセンサ及びその製造方法を提供することを目的とする。 - 特許庁

Prior to the shielding operation of an exposure aperture portion 190D of the front curtain resulting from the release of the holding force by the front curtain holding means, charges are reset from the lowermost line of a CMOS image sensor and then exposure is performed.例文帳に追加

先幕用保持手段が保持力を解除することによる先幕の露光用開口部１９０Ｄの遮蔽動作に先立ち、ＣＭＯＳイメージセンサーの最下位ラインから電荷リセットを行い、露光を行う。 - 特許庁

Moreover, a gain correction unit 107 is included which corrects the signal level difference caused by the difference between the order of lines on which reset is performed and the order of lines on which the signal reading is performed in the CMOS image sensor 102.例文帳に追加

また、ＣＭＯＳイメージセンサ１０２において、リセットが行われるラインの順序と信号読み出しが行われるラインの順序が異なることに起因して発生する信号レベルの差を補正するゲイン補正部１０７を備える。 - 特許庁

To reduce image lag and increase well capacity of a photodiode by changing the structure and driving method of a transfer transistor of a typical 4-transistor CMOS image sensor and employing a deep depletion operation and a multiple reset operation of the transfer transistor.例文帳に追加

一般的な４−トランジスタＣＭＯＳイメージセンサにおいてトランスファートランジスタの構造と駆動方式を変更して、トランスファートランジスタのディップデプレション動作と多重リセット方法を通じて、イメージラグを減少させ、フォトダイオードのウェルキャパシティを増加させることを目的とする。 - 特許庁

The gate wiring layer (electrode film) of each transistor formed in the CMOS process is doubled and, in a pixel Tr in the vicinity of a PD 219, the gate electrodes of a transfer Tr 211 and a reset Tr 214 are formed by using the lower gate electrode film and the upper gate electrode film is utilized for the light shielding film of the FD 216.例文帳に追加

ＣＭＯＳプロセスで形成される各トランジスタのゲート配線層（電極膜）を２層化し、ＰＤ２１９の周辺の画素Ｔｒでは、転送Ｔｒ２１１とリセットＴｒ２１４のゲート電極を下層のゲート電極膜を用いて形成し、上層のゲート電極膜をＦＤ２１６の遮光膜に利用する。 - 特許庁

The CMOS image sensor comprises a current source for decreasing constant a voltage of a photo-diode node, a comparator for comparing the output of an amplifier end to a reference voltage and controlling the current source to reset a photo-diode, and a memory for storing a digital value of the reference voltage.例文帳に追加

ＣＭＯＳイメージセンサーのリセット動作時に発生するリセット雑音、検出回路の特性差により発生する固定パターン雑音、及び以前の映像信号の強度が出力信号に影響を与えるイメージラグなどをリセット電圧を制御することによって減少させ、高い信号対雑音比を得ることができる。 - 特許庁

When the drive method is switched in an imaging apparatus disclosed herein using a CMOS sensor, a gain of a pixel value reset in the preceding drive method is corrected on the basis of a ratio of the storage time given to the pixel to the storage time ordinarily given to the pixel so that the variations in the storage time in one frame are eliminated by the gain correction.例文帳に追加

ＣＭＯＳセンサを使用する撮像装置において、駆動方法が切り替えられた場合に、以前の駆動方法においてリセットされた画素値のゲインを、該画素について与えられた蓄積時間と画素に対して通常与えられる蓄積時間との比に基づいて補正し、ゲイン補正を行って、１フレーム内における蓄積時間のバラツキを解消する。 - 特許庁