「CPU Bus Unit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The CPU unit communicates with the bus I/F 61 of the end cover 6 at prescribed time intervals, writes prescribed failure diagnostic data into the bus failure-diagnosing register 63, thereafter reads the failure diagnostic data from the bus failure-diagnosing register 63, and compares the previously stored failure diagnostic data and the read failure diagnostic data to diagnose failure of a bus.例文帳に追加

また、ＣＰＵユニットは所定の時間間隔でエンドカバー６のバスＩ／Ｆ６１と通信を行ってバス故障診断用レジスタ６３に所定の故障診断データを書き込み、その後バス故障診断用レジスタ６３から故障診断データを読み出し、予め記憶された故障診断データと読み出した故障診断データとを比較することでバスの故障を診断する。 - 特許庁

Measurement is performed by the measuring unit (S102), and based on the measurement result, the setting for lowing the speed of conversion processing in the conversion unit is performed (for example, the setting for reducing at least one of the operating frequency of the CPU, the power supply voltage of the CPU, and the operating frequency of the bus) (S103-S108).例文帳に追加

測定部による測定が行われ（Ｓ１０２）、その測定結果に基づいて、変換部における変換処理の速度を遅くするための設定（例えばＣＰＵの動作周波数、ＣＰＵの電源電圧、およびバスの動作周波数のうち少なくとも１つを低下させるための設定）が行われる（Ｓ１０３〜Ｓ１０８）。 - 特許庁

A second CPU 32 is composed by comprising an image recognition function unit 32a, an image compression/expansion unit 32b as a miniaturized image creation means, an image creation function 32c for a WUSB (wireless Universal Serial Bus) connection authentication host as a list display image creation means, a recording medium access unit 32d as an image recording control means, etc.例文帳に追加

第２のCPU３２は、画像認識機能部３２a、縮小画像生成手段としての画像圧縮伸張部３２b，一覧表示画像生成手段としてのWUSB接続認証Host用画像生成機能３２c、画像記録制御手段としての記録媒体アクセス部３２d等を有して構成されている。 - 特許庁

A CPU unit comprises a TCP/IP application group 21, a transport layer protocol stack 22 and an IP protocol stack 23 having a routing function, and a driver 26 for an internal bus is connected to the IP protocol stack 23.例文帳に追加

ＣＰＵユニットは、ＴＣＰ／ＩＰアプリ群２１と、トランスポート層プロトコルスタック２２と、ルーティング機能を有するＩＰプロトコルスタック２３と、を備え、ＩＰプロトコルスタック２３に、内部バス用のドライバ２６を接続する。 - 特許庁

A CPU unit includes a TCP/IP application group 21, a transport layer protocol stack 22, and an IP protocol stack 23 having routing function, and a driver 26 for internal bus is connected to the IP protocol stack 23.例文帳に追加

ＣＰＵユニットは、ＴＣＰ／ＩＰアプリ群２１と、トランスポート層プロトコルスタック２２と、ルーティング機能を有するＩＰプロトコルスタック２３と、を備え、ＩＰプロトコルスタック２３に、内部バス用のドライバ２６を接続する。 - 特許庁

Process data of the local PIO 4a and 4b and the common PIO 4c is stored by a memory means and an address converting unit, which are built in each of the bus converting unit 5 and not shown in a figure, and address of the process data is converted to be read out from the CPU device 2a.例文帳に追加

ローカルＰＩＯ４ａ，４ｂ、及びコモンＰＩＯ４ｃのプロセスデータは、各バス変換ユニット５に内蔵された図示しない記憶手段及びアドレス変換部により記憶され、またアドレスが変換され、ＣＰＵ装置２ａから読み出し可能である。 - 特許庁

Based on an instruction from a debugger 3, an OCD 5 controls the execution of a program of the CPU 4 and transmission of a signal on the internal master bus 18, and outputs first trace information generated by tracing the signal flowing in the internal master bus 18 to a monitoring control unit 2.例文帳に追加

ＯＣＤ５は、デバッガ３からの指示に基づいて、ＣＰＵ４のプログラム実行および内部マスタバス１８上の信号の伝送を制御するとともに、内部マスタバス１８を流れる信号をトレースして生成した第１のトレース情報として監視制御装置２へ出力する。 - 特許庁

On the other hand, when the DMA transfer enabling signal is made OFF, the DMA unit controlling part 6 interrupts data transfer with a DMA transfer interrupt signal and also releases the right of using the system bus 14 to the CPU 10.例文帳に追加

一方、ＤＭＡユニット制御部６は、ＤＭＡ動作イネーブル信号がＯＦＦ状態となると、ＤＭＡ転送中断信号によりデータ転送を中断すると共に、システムバス１４の使用権をＣＰＵ１０に開放する。 - 特許庁

In a monitor system, a plurality of devices such as a performance monitor circuit(PM circuit) 10 and a central processing unit(CPU) 12 and an input/output(I/O) 16 are connected to a data bus 17, having n-bits for data width.例文帳に追加

モニタシステムでは、パフォーマンス・モニタ回路（ＰＭ回路）１０及び中央演算装置（ＣＰＵ）１２、入出力（Ｉ／Ｏ）１６等の複数のデバイスが、ｎｂｉｔのデータ幅を有するデータバス１７に接続されている。 - 特許庁

The overall control unit 10 is composed of a known microcomputer comprising a CPU 10a, a ROM 10b, a RAM 10c, an input/output port (I/O port) 10d, a bus line 10e connecting them, etc.例文帳に追加

尚、全体制御装置１０は、ＣＰＵ１０ａ、ＲＯＭ１０ｂ、ＲＡＭ１０ｃ、入出力ポート（Ｉ／Ｏポート）１０ｄ及びこれらを結ぶバスライン１０ｅなどからなる周知のマイクロコンピュータにより構成されている。 - 特許庁

When a timer interruption occurs during the execution of a process performed in a normal cyclic, a CPU unit interrupts the process and transmits synchronization data by collective addressing using the system bus to other synchronization units performing the synchronization control.例文帳に追加

ＣＰＵユニットは、通常のサイクリックに行う処理実行中にタイマ割り込みが入ると、その処理を中断し、同期制御を行う他の同期ユニットに対してシステムバスを用いて同期データを一斉同報で送信する。 - 特許庁

It also comprises the function of performing various notifications for synchronizing an inspection start instruction, an inspection completion report via a PLC bus 21 with a CPU unit 20 provided with a control program for controlling an inspection tool.例文帳に追加

検査治具を制御する制御プログラムを備えたＣＰＵユニット２０との間では、ＰＬＣバス２１経由で検査開始指示，検査完了通知などの同期をとるための各種の通知を行う機能を備えた。 - 特許庁

A storage device control unit comprises a CPU 11, a ROM 12, a RAM 13, an external interface 14, and an IDE interface 15 to which a mirror source HDD 16, a mirror destination HDD 17 and the like are connected, all connected to a system bus 20.例文帳に追加

ストレージデバイス制御装置は、ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３、外付けインタフェース１４、ミラー元ＨＤＤ１６やミラー先ＨＤＤ１７等が接続されるＩＤＥインタフェース１５が、システムバス２０に接続されて構成される。 - 特許庁

Between a CPU 11 and a data bus 18, a coding system suitable for property of data among a coder 21, a decoder 23 or a coder 22, a decoder 24 is selected by controlling switches 25, 26 with a switching control unit 50.例文帳に追加

ＣＰＵ１１とデータバス１８との間において、切替制御装置５０で切替器２５，２６を制御して符号化器２１，復号器２３または符号化器２２，復号器２４のうちデータの性質に適した符号化方式を選択する。 - 特許庁

A display board 20 is provided with a VDP (Video Display Processor) 22, a ROM (Read Only Memory) 23, a CPU (Central Processing Unit) 24, a clock IC 25, a voice IC 26, and a bus 200.例文帳に追加

表示基板２０には、ＶＤＰ（Ｖｉｄｅｏ Ｄｉｓｐｌａｙ Ｐｒｏｃｅｓｓｏｒ）２２、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２３，ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２４、時計ＩＣ２５、音声ＩＣ２６、バス２００が備えられている。 - 特許庁

The image forming apparatus comprises a means 16 for communicating with an external unit through a high speed serial bus, and a memory module 1 provided with storage devices (11-14) and a means 15 for controlling the storage devices wherein the memory module 1 is connected with each constitutional device (2-8) including a CPU 2 through a high speed serial bus.例文帳に追加

外部ユニットと高速シリアルバスにて通信する通信手段１６と、記憶デバイス（１１〜１４）と、記憶デバイスを制御する制御手段１５とを設けたメモリモジュール１を備え、メモリモジュール１は、ＣＰＵ２を含む各装置構成デバイス（２〜８）と高速シリアルバスで接続されている画像形成装置。 - 特許庁

To provide a power-saving controller and a power-saving control method, allowing easy mounting of transition processing to a power-saving mode of a CPU (Central Processing Unit) during poling processing, allowing a high-speed bus use load from the CPU during the poling processing to be reduced, and allowing contribution even to performance improvement of the whole system.例文帳に追加

ポーリング処理中におけるＣＰＵの省電力モードへの遷移処理を容易に実装することができ、かつポーリング処理中におけるＣＰＵからの高速なバス使用負荷が軽減されてシステム全体の性能向上にも寄与することができる省電力制御装置、および省電力制御方法を提供する。 - 特許庁

At the time of executing a certain trace instruction during the execution of an object program obtained by compiling the source program, a CPU 110 supplies data stored in a general register specified by the instruction, the instruction address of the trace instruction and a trace command to an internal bus group 10 arranged between the CPU 1 10 and a cache unit 111.例文帳に追加

このソースプログラムをコンパイルして得られるオブジェクトプログラムを実行する中でＣＰＵがトレース命令を実行したときには、ＣＰＵは、その命令が指定する汎用レジスタ内のデータと、そのトレース命令の命令アドレスと、トレースコマンドとを、ＣＰＵとキャッシュユニット１１１との間に設けられた内部バス群１０に供給する。 - 特許庁

A serial communication CPU 16 is connected to a communication bus via a connection terminal 22, and changes address contents in a communication control ASIC circuit 36 by a signal line 24 to substitute this RFID unit 34 for the RFID emulator 10.例文帳に追加

シリアル通信ＣＰＵ１６は接続端子２２により通信バスに接続され、信号線２４により通信制御ＡＳＩＣ回路３６におけるアドレス内容を変更してＲＦＩＤ部エミュレータ１０を当該ＲＦＩＤ部３４に成り代わらせる。 - 特許庁

Concerning the existent CPU, the width of an internal data bus is made greater than the basic unit of an instruction, an instruction register 200 is provided for holding the plural units of read instructions and a means for monitoring the quantity of instructions existent in the instruction register is provided.例文帳に追加

既存のＣＰＵに対して、内部データバス幅を、命令の基本単位よりも大きくし、リードした命令を複数単位保持可能な命令レジスタ（２００）を持ち、命令レジスタに存在する命令量を監視する手段（２０１）を設ける。 - 特許庁

While a DMA transfer request signal in an ON state is supplied from a CPU 10, a DMA unit controlling part 6 checks the state of the DMA operation enabling signal, requests the CPU 10 for the right of using a system bus 14 when it is in an ON state, makes plural blocks transfer data between a memory 11 and input-output devices 12 and 13.例文帳に追加

ＤＭＡユニット制御部６は、ＣＰＵ１０からＯＮ状態のＤＭＡ転送要求信号が供給されている間、ＤＭＡ動作イネーブル信号の状態を調べ、ＯＮ状態であればシステムバス１４の使用権をＣＰＵ１０に対して要求し、メモリ１１と入出力装置１２、１３の間で複数のブロックを継続してデータ転送させる。 - 特許庁

The CPU 13 controls a time slot value ID generated by a time slot generation part 12b such that the number of the time slot value ID of the CPU 13 occupied in a unit cycle is increased, on the basis of the time slot control information, so as to output a lot of data on the bus 11 in preference to other modules.例文帳に追加

そして、ＣＰＵ１３が他のモジュールに優先して多量のデータをバス１１上に出力できるようにするために、タイムスロット生成部１２ｂによって生成されるタイムスロット値ＩＤを、単位サイクルに占めるＣＰＵ１３のタイムスロット値ＩＤの数が多くなるように、上記タイムスロット制御情報をもとに制御する構成とされている。 - 特許庁

In addition, the CPU 2 acquires the changeover result of the cross point from the S-bus router 20, and the size and the signal kind of the monitor, the signal kind of the input terminal and the like are displayed on the screen of a display unit 7 in a readily identifiable display form in accordance with the layout setting file.例文帳に追加

また、ＣＰＵ２は、Ｓ−ｂｕｓルータ２０からクロスポイント切換結果を取得し、レイアウト設定ファイルに従って、表示装置７の画面上に、モニタのサイズ、信号種、入力端子の信号種などを容易に識別可能な表示形態で表示する。 - 特許庁

A CPU unit 10 collects ID information representing a function that a peripheral unit 201 itself as a slave has from plural units 201 as a slave and outputs processing decision information that defines processing content at the time of performing data exchange between the units 201 as a bus master and the units 201 as a slave to the units 201 as a bus master based on the collected ID information.例文帳に追加

ＣＰＵユニット１０は、複数のスレーブとしての周辺ユニット２０１から、そのスレーブとしての周辺ユニット２０１自身が有する機能を表したＩＤ情報を収集し、この収集したＩＤ情報に基づき、バスマスタとしての周辺ユニット２０１とスレーブとしての周辺ユニット２０１間でデータ交換する際の処理内容を規定する処理決定情報をバスマスタとしての周辺ユニット２０１に出力するようにする。 - 特許庁

The image processing unit is provided with a scanner section 201, an MTF filter processing section 202, a difference detector 203, a gamma conversion processing 204, a gradation processing section 205, a printer section 206, a system bus 207, a CPU 208, a ROM 209, a RAM 210, and an operation section 211.例文帳に追加

本発明の画像処理装置は、スキャナ部２０１と、ＭＴＦフィルタ処理２０２と、差分検出２０３と、γ変換処理２０４と、階調処理２０５と、プリンタ部２０６と、システムバス２０７と、ＣＰＵ２０８と、ＲＯＭ２０９と、ＲＡＭ２１０と、操作部２１１と、により構成されている。 - 特許庁

A master set 110 generates a remote control baseband signal to be outputted from an infrared receiving unit 112 or a remote control baseband signal for the control target device which is generated by a master CPU 111, on the basis of this remote control baseband signal, and outputs the generated signal to an IR bus 171 via a selector 119.例文帳に追加

親機１１０は、赤外線受光部１１２から出力されるリモコンベースバンド信号あるいはこのリモコンベースバンド信号に基づき親ＣＰＵ１１１が生成した制御対象機器向けのリモコンベースバンド信号を生成し、セレクタ１１９を介してＩＲバス１７１に出力する。 - 特許庁

A network connection means 42 comprises a module unit including a CPU 13 and a plurality of hardware engines respectively connected to the CPU 13 through a local bus and one of the hardware engines is a communication engine 24 having a means for acquiring data by communicating with an external network apparatus 366 through a network 365.例文帳に追加

ネットワーク接続手段４２は、ＣＰＵ１３と、該ＣＰＵにローカルバスを介してそれぞれ接続され互いに異なる機能を実行する複数のハードウェアエンジン２１，２２，２３，２４と、数値制御装置のユーザインタフェース手段３５０との間でインタフェース３１，３２を介し信号を伝送するための汎用バスと、前記ローカルバスと前記汎用バスとを接続するバスブリッジとを含むモジュールユニットからなる。 - 特許庁

The image reproducing apparatus includes a base engine and image data control unit 101 provided with a process controller 104, a work RAM 105, a ROM 106 storing indications for operations, a video control part 107 performing image data processing and flow control and an I/O control part 108 monitoring and controlling I/Os of driving systems, sensors, etc., which are connected through a CPU bus 103.例文帳に追加

ＣＰＵバス１０３を介して接続された、プロセス・コントローラー１０４、ワーク用のＲＡＭ１０５、動作の指示を格納するＲＯＭ１０６、画像データの処理やフロー制御を行うビデオ制御部１０７、各駆動系やセンサーなどのＩ／Ｏを監視・制御するＩ／Ｏ制御部１０８が設けられたベースエンジン＆画像データ制御ユニット１０１を含み構成される画像再生装置によって実現される。 - 特許庁