「CPUs」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To share an external circuit with CPUs each having a different representation method at a time when data is represented by plural addresses.例文帳に追加

データを複数のアドレスで表わす際の表現方式が異なるＣＰＵに対して外部回路を共通とすることができる記録装置を提供する。 - 特許庁

CPUs 20, 30 transmit measured values by the biosensors 29, 35 to a server device 4, and inquires histories of the measured values to the server device 4.例文帳に追加

そのＣＰＵ２０，３０は、サーバ装置４に対して、生体センサ２９，３５による測定値をサーバ装置４へ送信したり、測定値の履歴を問い合わせる。 - 特許庁

To provide an LED drive unit capable of compensating fluctuation in the luminance of an LED due to a temperature change without requiring any photosensors and CPUs.例文帳に追加

光センサやＣＰＵなどを必要とせずに温度変化によるＬＥＤの輝度変動を補償することのできるＬＥＤ駆動装置を提供する。 - 特許庁

To provide a multi-CPU system capable of increasing the using efficiency of a memory in which control programs to be executed by each of a plurality of CPUs are stored.例文帳に追加

複数のＣＰＵによって夫々実行される制御プログラムを格納するメモリの使用効率をより高めることができるマルチＣＰＵシステムを提供する。 - 特許庁

To provide a program for operating a plurality of virtual machines for executing first and second processings, by different physical CPUs at different CPU time.例文帳に追加

第１の処理と第２の処理とを実行する複数の仮想計算機を、異なるＣＰＵ時間で異なる物理ＣＰＵで動作させるプログラムを提供する。 - 特許庁

To provide a method and a system of sharing a TLB2 among CPUs transparently in the CPU architecture and therefore in compliance with the architecture rule.例文帳に追加

ＣＰＵ間において、ＣＰＵアーキテクチャには透過的に、従ってアーキテクチャ規則に従い、ＴＬＢ２を共用する方法及びシステムを提供すること。 - 特許庁

To provide a hybrid type construction machine capable of effectively suppressing the temperature rise of CPUs built in a control unit having a sealed structure.例文帳に追加

密閉構造を有するコントロールユニットに内蔵されたＣＰＵの温度上昇を効果的に抑えることができるハイブリッド型建設機械を提供する。 - 特許庁

For a debug of both CPUs 7_0 and 7_1, the TAP controller 100 sets the register 101 so that the signals S11 and S12 become "H" both.例文帳に追加

ＣＰＵ７_０，７_１の双方のデバッグを実行する場合、ＴＡＰコントローラ１００は、信号Ｓ１１，Ｓ１２がともに「Ｈ」になるように、レジスタ１０１を設定する。 - 特許庁

Suitability of processing in two CPUs is divided to that to be verified by one CPU itself and that to be verified by the other CPU.例文帳に追加

二つのＣＰＵにおける処理の妥当性を、自分自身で検証するものと、他のＣＰＵにより検証するものとに分けて、検証を行なう。 - 特許庁

In conveying mechanisms 22 to 24 located downstream, CPUs 32 to 34 control the conveyance of the paper-end paper by using the position of the imaginary trailing end as a reference.例文帳に追加

下流側の搬送機構２２〜２４においては、ＣＰＵ３２〜３４がこの仮想の後端の位置を基準にして、ペーパーエンドペーパーの搬送制御を行う。 - 特許庁

The CPU 0 issues a standby switching request message to each of the active CPUs which are not belonging to the present linkage group 2 and switches them to standby states.例文帳に追加

ＣＰＵ０は、自己の連動グループ２に属していない各稼動ＣＰＵに待機切替え要求メッセージを発行して、待機状態に切替えさせる。 - 特許庁

At the power source board 910, when the output of an IC 651 reset moves to a high level, the CPUs for the individual electric component control boards gets ready to operate.例文帳に追加

電源基板９１０において、リセットＩＣ６５１の出力がハイレベルになると、各電気部品制御基板におけるＣＰＵが動作可能状態になる。 - 特許庁

The respective CPUs read preview execution data corresponding to the specified preview content patterns A and B and control them based on the preview execution data.例文帳に追加

また、各サブＣＰＵは、指定された予告内容パターンＡ，Ｂに対応する予告実行データを読み出し、該予告実行データに基づき制御を行う。 - 特許庁

These registers may differ between CPUs and as a consequence these clocks may return bogus results if a process is migrated to another CPU. 例文帳に追加

これらのレジスタは CPU 間で異なる可能性があり、プロセスが他の CPU に移動させられた場合、結果としてこれらのクロックが偽の結果(bogus results) を返すかもしれない。 - JM

The printing apparatus 2 receives mode information indicating a single CPU or a plurality of the CPUs and printing data on each page from a printing control apparatus 3.例文帳に追加

印刷装置２は、ページ毎に、単一ＣＰＵもしくは複数ＣＰＵを示すモード情報と、印刷データとを、印刷制御装置３から受け付ける。 - 特許庁

To prevent replication by on-demand replication processing from loading CPUs and increasing the CPU use rate of a service server.例文帳に追加

オンデマンド方式でのレプリケーション処理において、レプリケーション時にＣＰＵへの負荷が集中し、運用系サーバのＣＰＵ使用率が高くなってしまわないようにする。 - 特許庁

To obtain a semiconductor integrated circuit device where the whole circuit including plural data pass circuits and plural CPUs is regarded as a synchronizing circuit.例文帳に追加

データパス回路及びＣＰＵが複数存在する回路全体を同期回路として取り扱うことができる半導体集積回路装置を提供する。 - 特許庁

The selectors 23-28 receive outputs from the plurality of adjacent Co-CPUs and an output from an MRAM, and output selectively at least one thereof.例文帳に追加

セレクタ２３〜２８は、隣接する複数のＣｏ−ＣＰＵからの出力およびＭＲＡＭからの出力を受け、少なくとも１つを選択的に出力する。 - 特許庁

When short-distance communication units 1 of other vehicles receive synchronization signals, the CPUs 3 of the other vehicles output synchronization signal to the sound source 5.例文帳に追加

他の車両の近距離無線通信部１が同期信号を受信すると、他の車両のＣＰＵ３が音源５へその同期信号を出力する。 - 特許庁

It is possible to be big-endian or little-endian about the bit order, but CPUs and programs are almost always designed for a big-endian bit order. 例文帳に追加

ビット順序に関してはビッグ・エンディアン、リトル・エンディアンのどちらも可能であるが、CPUやプログラムはほとんど常にビッグ・エンディアン・ビット順向けに設計されている。 - コンピューター用語辞典

Original control of a game machine and token-renting control are realized by respective CPUs mounted to controllers (main boards A and B) to distribute the load.例文帳に追加

遊技機本来の制御とメダル貸出し制御とを、制御装置（主基板Ａ、Ｂ）に実装されるそれぞれのＣＰＵで実現することで負荷分散をはかる。 - 特許庁

In the power source board 910, as the output of a reset IC 651 goes up to a high level, the CPUs in the respective electric component control boards get ready to operate.例文帳に追加

電源基板９１０において、リセットＩＣ６５１の出力がハイレベルになると、各電気部品制御基板におけるＣＰＵが動作可能状態になる。 - 特許庁

The respective CPUs read preview execution data corresponding to the specified continuous preview content patterns A and B and control them based on the preview execution data.例文帳に追加

また、各サブＣＰＵは、指定された連続予告内容パターンＡ，Ｂに対応する予告実行データを読み出し、該予告実行データに基づき制御を行う。 - 特許庁

When the built-in CPU 11 of the card is manufactured by a company A, programs B and C for emulating CPUs manufactured by companies B and C are prepared in a ROM 13.例文帳に追加

内蔵ＣＰＵ１１がＡ社製の場合、ＲＯＭ１３内には、Ｂ社製のＣＰＵおよびＣ社製のＣＰＵをエミュレートするプログラムＢ，Ｃを用意する。 - 特許庁

To ensure safety even in the event that any one of CPUs runs away of control in the use of an induction heat system and a 2-CPU system.例文帳に追加

誘導加熱方式及び２ＣＰＵ方式を利用する上で、何れのＣＰＵが暴走したような場合でも安全性を確保できるようにする。 - 特許庁

This start control method is a start control method for a plurality of first CPUs (Central Processing Units) 80, 81 sharing and executing start processing of a first OS (Operating System) 100, and a second CPU 82 executing start processing of a second OS 101, and sharing a main memory 20 with the first CPUs 80, 81.例文帳に追加

本発明にかかる起動制御方法は、第１のＯＳ１００の起動処理を分担して実行する複数の第１のＣＰＵ８０、８１と、第２のＯＳ１０１の起動処理を実行し、第１のＣＰＵ８０、８１とメインメモリ２０を共有する第２のＣＰＵ８２の起動制御方法である。 - 特許庁

The multiprocessor system includes: a plurality of CPUs 11-14; the plurality of cache memories 21-24 provided correspondingly to the plurality of CPUs 11-14; a snoop control part 30 maintaining cache coherency between the plurality of cache memories; and a shared memory 50 allocated with a space 52 not taking the cache coherency between the cache memories.例文帳に追加

本発明にかかるマルチプロセッサシステムは、複数のＣＰＵ１１〜１４と、複数のＣＰＵ１１〜１４に対応して設けられた複数のキャッシュメモリ２１〜２４と、複数のキャッシュメモリ間のキャッシュコヒーレンシを保つスヌープ制御部３０と、キャッシュメモリ間のキャッシュコヒーレンシを取らない空間５２が割り当てられた共有メモリ５０と、を備える。 - 特許庁

To provide a weighing device capable of continuing an operation until starting repair for a trouble, when abnormality occurs in a network, and capable of specifying a trouble cause when communication gets incapable between CPUs, in the weighing device constituted of a plurality of units having the CPUs respectively and connected by the networks.例文帳に追加

それぞれＣＰＵを有する複数のユニットがネットワークで接続されて構成される計量機器において、ネットワークに異常があった場合、故障の修理を始めるまでは運転の続行を可能とし、また、ＣＰＵ間の通信が不能になったときにその故障原因の特定が可能となる計量機器を提供する。 - 特許庁

When a plurality of CPUs which transmit data by a backscattering method of a wireless signal, a router circuit which mediates data transmission and reception between the CPUs or the like, and a thread control circuit which has a thread scheduling function are provided, a semiconductor device which consumes less power and has high arithmetic performance can be provided at low cost.例文帳に追加

データ送信に無線信号のバックスキャッタ方式を用いる複数のＣＰＵと、ＣＰＵ−ＣＰＵ間などのデータ送受信を仲介するルータ回路と、スレッドのスケジューリング機能を有するスレッド回路と、を有することで、低消費電力で高演算能力の半導体装置を安価に提供することができる。 - 特許庁

A decoder 15 generates an internal selection signal for selecting CPUs 11, 12 to be operated according to a CPU selection signal input from the outside, transmits it to the CPUs 11, 12, only the selected CPU performs effective access to a bus 13 and makes peripheral modules 14-1, 14-2, ..., 14-n usable.例文帳に追加

デコーダ１５は、外部より入力されるＣＰＵ選択信号に応じて、動作させるＣＰＵ１１、１２を選択するための内部選択信号を生成してＣＰＵ１１、１２に送出し、選択されたＣＰＵのみバス１３に対して有効なアクセスを行い、周辺モジュール１４−１、１４−２、…、１４−ｎを使用可能にする。 - 特許庁

The dual system arithmetic processing unit comprises: CPUs 21 and 22 constituting the dual system; buses 29a and 29b for transmitting arithmetic data of the respective CPUs 21 and 22 of the systems on the basis of a bus cycle; dual system storage devices 24 and 25 for storing the respective arithmetic data of the systems; and a verification logic part 23 for comparing the arithmetic data of the systems.例文帳に追加

２重系演算処理装置は、２重系を構成するＣＰＵ２１，２２と、各系のＣＰＵ２１，２２の演算データをバス周期に基づいて伝送するバス２９ａ，２９ｂと、各系の演算データを記憶する２重系の記憶装置２４，２５と、両系の演算データを比較する照合論理部２３とを備えている。 - 特許庁

To provide a low-profile heat pipe that is mounted within a very low-profile housing and can be used for efficiently cooling heat generating electronic components, such as CPUs or the like.例文帳に追加

極めて薄型の筐体内に搭載された、ＣＰＵ等の発熱電子部品を効率的に冷却するために使用することができる、薄型ヒートパイプを提供する。 - 特許庁

CPUs 181 and 182 change both light emission intensity and a lighting period ΔT of each of color LEDs 11R, 11G and 11B and control the whole light emission quantity of illumination light Lout.例文帳に追加

ＣＰＵ１８１，１８２が、各色ＬＥＤ１１Ｒ，１１Ｇ，１１Ｂの発光強度および点灯期間ΔＴの両者をそれぞれ変化させ、照明光Ｌout全体の発光量を制御する。 - 特許庁

To provide a Pachislo slot machine capable of reducing a program capacity related to an interlocking process of a game operation by reducing an error of a communication timing among a plurality of CPUs.例文帳に追加

複数のＣＰＵ間における通信のタイミングの誤差を小さくし、遊技操作のインターロック処理に係るプログラム容量を減少させることができるパチスロ機を提供する。 - 特許庁

The CPU 41 of the main projector transmits sub-setting notice to other projectors, and CPUs 41 of the other projectors set their projectors as sub-projectors (S11 to S15).例文帳に追加

そして、メインプロジェクタのＣＰＵ４１は、他のプロジェクタに対してサブ設定通知を送信し、他の各プロジェクタのＣＰＵ４１は、自プロジェクタをサブプロジェクタに設定する（Ｓ１１〜Ｓ１５）。 - 特許庁

A hard latch circuit 30 is provided independently of the CPUs 11, 21 and keeps a condition that electric power is always supplied from a constant voltage power source and signal input is carried out.例文帳に追加

ハードラッチ回路３０は、各ＣＰＵ１１，２１とは独立して設けられ、定電圧電源より常時給電されて信号入力された状態を保持する。 - 特許庁

The device 2 is connected to the CPUs 4 and 5 through the bus 3 in the computer 1 and is connected to an inter-host connecting device 7 for a host computer 6.例文帳に追加

ホスト間接続装置2は、ホストコンピュータ1内では共通バス3を通しCPU4とCPU5に接続され、ホストコンピュータ6に対してホストコンピュータ6内のホスト間接続装置7と接続されている。 - 特許庁

Consequently, when the power source is turned on, a reset signal to the CPU of the main substrate is started later than that to the CPUs of the other electric part controlling substrates.例文帳に追加

従って、電源投入時に、主基板のＣＰＵに対するリセット信号は、他の電気部品制御基板のＣＰＵに対するリセット信号よりも遅く立ち上がる。 - 特許庁

To provide a wireless communication terminal and a wireless communication method, capable of being efficiently synchronized with a base station even if including a plurality of CPUs for communication.例文帳に追加

複数の通信用ＣＰＵを有する場合でも、基地局との効率よい同期を行うことができる無線通信端末及び無線通信方法を提供する。 - 特許庁

The device 2 receives an instruction from the CPUs 4 and 5, judges whether or not the instruction has to be issued to the computer 6 and issues the instruction to the computer 6 only when it is needed.例文帳に追加

ホスト間接続装置2は、CPU4とCPU5からの命令を受け、ホストコンピュータ6へ命令の発行が必要か否かを判断し必要な場合のみホストコンピュータ6に命令を発行する。 - 特許庁

To provide a data processor for allowing a plurality of CPUs to respectively and independently perform communication with the individual functions of a USB (Universal Serial Bus) device through the use of a single communication route.例文帳に追加

複数個のＣＰＵが夫々独立に単一の通信経路を用いてＵＳＢデバイスの別々のファンクションと通信を行うことができるデータ処理装置を提供する。 - 特許庁

To erase multichannel nonvolatile memories without interrupts of other operations with simple control, dispensing with consideration for exclusive control among a plurality of CPUs.例文帳に追加

複数ＣＰＵ間での排他制御を考慮する必要がなく、簡単な制御で、他の動作の割り込み無く複数チャネルの不揮発性メモリの消去動作を実施すること。 - 特許庁

To erase data from nonvolatile memories of a plurality of channels without interruption of other operations or consideration of exclusive control between a plurality of CPUs, by simple control.例文帳に追加

複数ＣＰＵ間での排他制御を考慮する必要がなく、簡単な制御で、他の動作の割り込み無く複数チャネルの不揮発性メモリの消去動作を実施する。 - 特許庁

Thus, the CPUs 11 and 13 output inspection results via the lamp control signal interfaces 23 and 26 that control lighting of lamps 116 and 157 provided on the game machine.例文帳に追加

そして、ＣＰＵ１１、１３は、遊技機に設けられたランプ１１６、１５７の点滅を制御するランプ制御信号用のインターフェイス２３、２６を介して、検査結果を出力する。 - 特許庁

The lower controllers 31, 32, etc. incorporate at least CPUs 311, 321, etc. and synchronous control circuits 313, 323, etc., and the respective synchronous control circuits are connected to each other.例文帳に追加

下位制御装置３１，３２，…には、ＣＰＵ３１１，３２１，…と同期制御回路３１３，３２３，…が少なくとも内臓されており、各同期制御回路は相互に接続されている。 - 特許庁