「CYCLE COUNTER」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A timer 22 corrects a reference value and outputs a signal (SYN signal) of position and speed control cycle until the cycle change counter 21 indicates 0 and the cycle change counter 21 is counted down by the SYN signal.例文帳に追加

タイマ２２は周期変更カウンタ２１が０となるまで、基準値を補正して位置、速度制御周期の信号（SYN信号）を出力し、かつ、このSYN信号で周期変更カウンタ２１をダウンカウントする。 - 特許庁

When the counter jumps, the program counter control part 10 transmits a signal h to the register 2 to erect the flag at the next cycle.例文帳に追加

カウンタがジャンプする場合は、次の周期でフラグが立つようにレジスタ２に信号ｈを送る。 - 特許庁

A speed variable counter 23 counts from the initial value to the counter value that corresponds to a targeted rotation cycle.例文帳に追加

速度可変カウンタ２３は、その初期値から、目標となる回転周期に対応するカウンタ値までカウントを行う。 - 特許庁

To provide a method for joining a sink to a counter which can shorten a joining time of the sink to the counter and can improve a production cycle.例文帳に追加

シンクとカウンターの接合時間を短縮でき、生産サイクルを高めることが可能なシンクとカウンターの接合方法を提供する。 - 特許庁

The CPU load state is obtained on the basis of the output value of the cycle counter and the output value of the condition matching counter.例文帳に追加

上記サイクルカウンタの出力値及び上記条件一致カウンタの出力値に基づいてＣＰＵ負荷状況を把握する。 - 特許庁

Consequently, the V counter and H counter are reset in the middle of an internal cycle and stable external synchronism is obtained.例文帳に追加

これによって、ＶカウンタおよびＨカウンタは内部周期の途中でリセットされ、安定した外部同期が得られる。 - 特許庁

An internal counter updating part 7 adds the counter data judged as normal to the internal counter data and a data sum-up part 8 sums up the internal counter data at every constant cycle.例文帳に追加

内部カウンタ更新部７は正常と判断されたカウンタデータを内部カウンタデータに加算し、データ集計部８は内部カウンタデータを一定の周期毎にデータ集計する。 - 特許庁

The time of the pulse of the signal to be measured can be calculated from integration of the counter value by the first counter and the cycle of the self-running clock calculated from the counter value by the second counter.例文帳に追加

被測定信号のパルスの時間は、第１のカウンタのカウンタ値と、第２のカウンタのカウンタ値から算出される自走クロックの周期との積算により算出することができる。 - 特許庁

An integer counter 137a goes round at the same cycle as that of a multiframe and performs count up every frame cycle of a transmission frame.例文帳に追加

整数カウンタ１３７ａは、マルチフレームと同じ周期で一周し且つ伝送フレームの１フレーム周期毎にカウントアップする。 - 特許庁

A main period is measured by a counter 8, the main period being later than the starting point of the cycle and comprising periods before and after the end point of the cycle.例文帳に追加

前記周期の始点よりも後で前記周期の終点の前後の期間である主期間をカウンタ１８によって測定する。 - 特許庁

A counter 52 changes a count value C_N periodically in synchronization with a cycle τ_PWM.例文帳に追加

カウンタ５２は周期τ_ＰＷＭに同期して周期的にカウント値Ｃ_Ｎを変化させる。 - 特許庁

A maximum value of the count value of the cycle counter 64 is stored in an M detection register 52.例文帳に追加

サイクルカウンタ６４のカウント値の最大値はＭ検出レジスタ５２に格納される。 - 特許庁

A measuring counter 6 measures a cycle of one edge of one phase of the pulse A, B.例文帳に追加

計測カウンタ６は、このパルスの一相の一方のエッジの周期を計測する。 - 特許庁

A time counter 12 counts the cycle of logic clocks between two succeeding edge pulses.例文帳に追加

タイム・カウンタ１２が、後の２つのエッジ・パルスの間に、ロジック・クロックのサイクルをカウントする。 - 特許庁

A counter circuit 150 counts the number of continuous zero blocks and generates counter output signals CU, indicating a count result from parallel clock signals CK having n-folds cycle for the cycle of basic clock signals PCK.例文帳に追加

カウンタ回路１５０は、基本クロック信号ＣＫの周期のｎ倍の周期を有するパラレルクロック信号ＰＣＫに基づいて、連続する０ブロックの数をカウントし、カウント結果を示すカウンタ出力信号ＣＵを生成する。 - 特許庁

An idle cycle counter 0605 resets an idle cycle register 0603 when an input is detected, and performs addition to the idle counter when no input is detected.例文帳に追加

アイドルサイクルカウンタ０６０５は、入力を検知した場合にはアイドルサイクルレジスタ０６０３をリセットし、入力を検知しない場合にはアイドルサイクルカウンタに加算する。 - 特許庁

Two hundred cycles of the fundamental waves are counted by a two-hundred cycle counter 12 and a drive counter 14 is counted down at every two-hundred cycle while it is counted up corresponding to the number of drive pulses DRIVE.例文帳に追加

基本波形の２００周期を２００周期カウンタ１２でカウントし、２００周期毎にドライブカウンタ１４をダウンカウントし、ドライブパルスＤＲＩＶＥのパルス数に応じてドライブカウンタ１４をアップカウントする。 - 特許庁

The first counter is responsive to M cycle of a reference signal Fref to output F1 output signal, and the second counter is responsive to N cycle of an output signal Fout to output F2 output signal.例文帳に追加

第一計数手段は基準信号FrefのＭサイクルに応答してF1出力信号を出力し、第二計数手段は出力信号FoutのＮサイクルに応答してF2出力信号を出力する。 - 特許庁

A SYNC detection window forming part 66 forms a SYNC window signal based on output of a counter 64 counting synchronization phase detection signal in a WDU cycle and output of a counter 65 counting a WDU in a Segment cycle.例文帳に追加

同期位相検出信号をＷＤＵ周期でカウントするカウンタ６４の出力と、ＷＤＵをSegment周期でカウントするカウンタ６５の出力とに基づいて、ＳＹＮＣ検出窓生成部６６がＳＹＮＣ窓信号を生成する。 - 特許庁

In this crane game device, when a crane descends, the counter value is incremented in the clock signal cycle of a timer 30, and when the crane rises, the counter value is decremented in the clock signal cycle of the timer 30, and when the counter value reaches a predetermined value or more, the operation of an elevating motor 53 is stopped.例文帳に追加

本発明は、ＣＰＵ２３により、クレーンの下降時にはタイマー３０のクロック信号周期でカウンタ値を増加させ、クレーンの上昇時にはタイマー３０のクロック信号周期でカウンタ値を減少させ、カウンタ値が所定の値以上になった場合に、昇降モータ５３の動作を停止させる。 - 特許庁

An N-ary counter group 1 has N-ary counters 1-1 to 1-N, and a clock signal is applied to each N-ary counter 1-i, and each N-ary counter outputs the clock signal after increasing its cycle.例文帳に追加

Ｎ進カウンタ群１は、Ｎ進カウンタ１−１〜１−Ｍを有し、各Ｎ進カウンタ１−ｉは、クロック信号を印加され、そのクロック信号の周期を増加させて出力する。 - 特許庁

A new initial value is set as a count value at every cycle (11 counts) of the value of a counter (counter for normal pattern winning judgement) for generating random 5, and the counter steps from the value thereafter.例文帳に追加

ランダム５を生成するためのカウンタ（普通図柄当り判定用カウンタ）の値が１周（１１カウント）する度に、カウント値として新たな初期値が設定され、以後、カウンタはその値から歩進していく。 - 特許庁

A new initial value is set as a count value at every cycle (19 counts) of the value of a counter (counter for round number determination) for generating random 6, and the counter steps from the value thereafter.例文帳に追加

ランダム６を生成するためのカウンタ（ラウンド数決定用カウンタ）の値が１周（１９カウント）する度に、カウント値として新たな初期値が設定され、以後、カウンタはその値から歩進していく。 - 特許庁

When the host bridge 3 issues the transaction, a delay cycle counter 32 starts counting the pertinent delay cycle number and the same transaction is reissued when the delay cycle number is counted up.例文帳に追加

ホストブリッジ３がトランザクションを発行したときディレイサイクルカウンタ３２が該当するディレイサイクル数をカウントし始め、そのディレイサイクル数をカウントし終えたとき、同じトランザクションを再発行する。 - 特許庁

While the updating cycle of the big winning random number counter can be changed in accordance with the game state, adverse effects due to the change of the cycle are not produced because the cycle of executing a main routine is not changed.例文帳に追加

遊技状態に応じて大当たり乱数カウンタの更新周期を変更することができるが、メインルーチンが実行される周期を変化させるわけでないから、この周期を変更することによる弊害は発生しない。 - 特許庁

A fraudulence prevention circuit I is provided with the first counter 54 which updates its counter value per updating cycle of the internal clock output from an oscillation circuit 53 and a register 55 for storing the counter value of the first counter 54 when the signal level of the prize winning signal (illegal prize winning signal N1) shifts to a different position.例文帳に追加

不正防止回路Ｉは、発振回路５３が出力する内部クロックの更新周期毎にカウンタ値を更新する第１カウンタ５４と、入賞信号（不正入賞信号Ｎ１）の信号レベルが異なる状態に遷移したときに第１カウンタ５４のカウンタ値を記憶するレジスタ５５を備える。 - 特許庁

A controller 26 makes a counter +1 when a detected pressure value exceeds a predetermined monitored pressure value in one molding cycle, makes the counter -1 when the detected pressure value does not exceeds a monitored pressure value in one molding cycle, and stops the molding cycle (injection molding machine itself) when a counted value of the counter exceeds a predetermined counted value.例文帳に追加

制御装置２６は、１成形サイクルで検出圧力値が予め定められた監視圧力値を越えた際カウンタを＋１し、１成形サイクルで検出圧力値が監視圧力値以下であるとカウンタを−１して、カウンタのカウント値が予め定められたカウント値を越えると成形サイクル（射出成形機自体）を停止する。 - 特許庁

A counter clock cycle switching part 9 supplies a reference clock FCLK as a counter clock CCLK when up and down count operation are started, and switches the cycle of the counter clock CCLK to 4, 8, 32 times when time that is 100, 500, 1300 times larger than the reference clock cycle passes from an operation start point.例文帳に追加

カウンタクロック周期切替部９は、アップカウント動作およびダウンカウント動作の開始時点で、基準クロックＦＣＬＫをカウンタクロックＣＣＬＫとして供給し、動作開示時点から基準クロック周期の１００倍、５００倍、１３００倍の時間が経過した時点でカウンタクロックＣＣＬＫの周期を４倍、８倍、３２倍にそれぞれ切り替える。 - 特許庁

In an engine ECU generating a multiply clock of which cycle is "1/multiplied number" of cycle of the crank signal from the crank signal of pulse line of each predetermined angle interval corresponding to rotation of a crankshaft and counting up the crank counter indicating rotation angles of the crankshaft by the multiply clock, the crank counter consists of a high order counter 11a and a low order counter 11b.例文帳に追加

クランク軸の回転に対応した所定角度間隔毎のパルス列のクランク信号から、周期が該クランク信号の周期の「１／逓倍数」である逓倍クロックを生成し、該逓倍クロックにより、クランク軸の回転角度を表すクランクカウンタをカウントアップさせるエンジンＥＣＵにおいて、クランクカウンタは、上位カウンタ１１ａと下位カウンタ１１ｂからなっている。 - 特許庁

A transmission interval counter 14 measures a cycle of packet synchronization signals 108 generated in a synchronization signal generation unit 10.例文帳に追加

送信間隔カウンタ14では同期信号発生部10で生成されたパケット同期信号108 の周期を計測する。 - 特許庁

The counter 13 performs count up at the established count up cycle until a value C reaches a predetermined upper limit value Cmax.例文帳に追加

カウンタ１３は、その値Ｃが所定の上限値Ｃｍａｘに達するまで、設定されたカウントアップ周期でカウントアップを行う。 - 特許庁

A cycle counter 64 counts this signal S1 and is reset in sampling cycles based upon the word clock WCK.例文帳に追加

サイクルカウンタ６４はこの信号Ｓ１をカウントするとともに、ワードクロックＷＣＫに基づくサンプリング周期でリセットされる。 - 特許庁

A counter 28 is for detecting the existence of a discharge signal detected by the discharge sensor 14a for each cycle of an AC power supply waveform.例文帳に追加

カウンタ２８は、交流電源波形の１周期ごとに、放電センサ１４ａで検出した放電信号の有無を検出する。 - 特許庁

The falling edge interval measurement counter 35 measures an edge interval between falling edges in the input signals and outputs the cycle data.例文帳に追加

立ち上がりエッジ間隔測定カウンタ３５は、入力信号における立ち下がりエッジ間のエッジ間隔を測定して周期データを出力する。 - 特許庁

The counter circuit is reset at each sampling cycle including the plural pulses of the gate control signals and starts new accumulation.例文帳に追加

カウンタ回路は、ゲート制御信号の複数のパルスを含んだサンプリング周期毎にリセットされ、新たな累積を開始する。 - 特許庁

A 2-bit counter 1 generates address signals A0 and A1, which responds to the reference clock of frequency 4 times a cycle of a frequency fa to transit.例文帳に追加

２ビットカウンタ１は、周波数ｆａの４倍の周期を有する基準クロックに応答して遷移するアドレス信号Ａ０，Ａ１を生成する。 - 特許庁

An interpolation circuit 12 performs linear interpolation on count values representing zero cross point intervals sequentially obtained by the cycle counter circuit 11.例文帳に追加

補間回路１２は、周期カウンタ回路１１により次々と得られるゼロクロス点間隔を表すカウント値について線形補間を行う。 - 特許庁

Thus, since the cycle of the counter for drawing the big winning pattern is sufficiently long, the player can directly hit the probability variable big winning.例文帳に追加

従って、大当たり図柄抽選用カウンタの周期は十分に長いので、プレーヤーは確変大当たりを直撃できるという効果を奏する。 - 特許庁

The state machine uses a counter for tracing the cycle number of the available clock and the number of cycles generated by the standby clock.例文帳に追加

状態マシンはカウンタを使って、利用可能なクロックのサイクル数と待機クロックの発生サイクル数とを追跡する。 - 特許庁

A timer counter 1 repeats up/down counting between '0' and the set value of a carrier cycle setting register 2.例文帳に追加

タイマカウンタ１は、“０”とキャリア周期設定レジスタ２の設定値との間でアップ／ダウンカウントを繰り返す。 - 特許庁

A rising edge interval measurement counter 34 measures an edge interval between rising edges in the input signals and outputs cycle data.例文帳に追加

立ち上がりエッジ間隔測定カウンタ３４は、入力信号における立ち上がりエッジ間のエッジ間隔を測定して周期データを出力する。 - 特許庁

Difference and the like (output of an adder 14) between the PRE_ITP signal and a unique ITP signal of the slave unit is loaded to a cycle change counter 21.例文帳に追加

このPRE_ITP信号とスレーブユニット独自のITP信号との差等（加算器１４の出力）を周期変更カウンタ２１にロードする。 - 特許庁

A cycle counter circuit 11 utilizes the pulse signal to detect the interval of zero cross points of the FM modulation signal.例文帳に追加

周期カウンタ回路１１は、上記パルス信号を利用して、ＦＭ変調信号のゼロクロス点の間隔を検出する。 - 特許庁

Each application increments the corresponding counter at a constant cycle during normal processing or at preset termination of a process.例文帳に追加

各アプリケーションは、その正常処理中に一定周期または予め設定された処理の終了で対応つけられたカウンタをインクリメントする。 - 特許庁

That is, in accordance with the operating condition of the cycle counter, permission/prohibition setting of the readout timing from the memory is performed.例文帳に追加

つまり、サイクルカウンタの動作状態に応じて、メモリからの読出タイミングの許可／禁止設定を行うようにする。 - 特許庁