DLLを含む例文一覧と使い方
該当件数 : 492件
To provide a DLL (Delay Locked Loop) circuit which carries out efficient update by relaxing update conditions and controls the internal clock phase more accurately even if the resultant value of comparative phase detection varies irregularly, to provide an update controller for the DLL circuit, and to provide an update method for the DLL circuit.例文帳に追加
本発明は、アップデート条件を緩和させて効率的なアップデートを行い、位相比較感知結果値が不規則に変化しても内部クロックの位相をより正確に制御することができるDLL回路、DLL回路のアップデート制御装置、及びDLL回路のアップデート方法を提供する。 - 特許庁
The DLL circuit includes: a delay control circuit 13 which outputs a delay signal for controlling a delay amount of a clock signal to be input; a delay circuit 12 which adds the delay amount based on the delay signal to the clock signal and outputs it as a DLL clock; and a DLL clock detection circuit 31 for detecting presence/absence of a clocking operation of the DLL clock signal.例文帳に追加
本発明のDLL回路は、入力されるクロック信号の遅延量を制御する遅延信号を出力する遅延制御回路13と、この遅延信号に基づいた遅延量をクロック信号に付加し、DLLクロックとして出力する遅延回路12と、DLLクロック信号のクロッキング動作の有無を検知するDLLクロック検知回路31とを備える。 - 特許庁
The DLL generates an internal clock by delaying an external clock in accordance with a delay control signal.例文帳に追加
DLLは、遅延制御信号に応じて外部クロックを遅延させて内部クロックを生じさせる。 - 特許庁
To achieve a DLL circuit which remarkably reduces time required until locking with a simple configuration.例文帳に追加
簡単な構成により、ロックするまでの時間を大幅に短縮化したDLL回路を実現する。 - 特許庁
To improve security at the time of calling a function of a DLL (dynamic link library).例文帳に追加
DLL(動的リンクライブラリ)の機能を呼び出す際のセキュリティを向上させることを目的とする。 - 特許庁
To provide a DLL circuit capable of preventing the occurrence of malfunction due to aliasing.例文帳に追加
エイリアシングによるエイリアシングによる誤動作の発生が防止されたDLL回路を提供する。 - 特許庁
To provide a DLL(delay locked loop) circuit and its control method that can reduce the time until the circuit is locked.例文帳に追加
ロックするまでの時間を短縮したDLL回路とその制御方法を提供する。 - 特許庁
A false lock prevention circuit 4 and a delay detection circuit 7 are provided to a DLL circuit 1.例文帳に追加
DLL回路1には、擬似ロック防止回路4および遅延検出回路7が設けられている。 - 特許庁
The second multiplexer, coupled to the output select signal, selects a DLL output signal.例文帳に追加
出力選択信号に結合された第2マルチプレクサは、DLL出力信号を選択する。 - 特許庁
DUTY DETECTION CIRCUIT AND DLL CIRCUIT USING THE SAME, SEMICONDUCTOR MEMORY DEVICE, AND DATA PROCESSING SYSTEM例文帳に追加
デューティ検知回路及びこれを用いたDLL回路、半導体記憶装置、並びに、データ処理システム - 特許庁
To provide a testing method capable of checking the characteristic of a DLL circuit resulting from an internal operation of an integrated circuit device having a built-in DLL circuit, and to provide an integrated circuit device allowing the test.例文帳に追加
DLL回路を内蔵する集積回路装置の内部動作に起因するDLL回路の特性をチェックできる試験方法及びかかる試験ができる集積回路装置を提供する。 - 特許庁
The timing generating circuit includes a coarse delay and the minute delay connected in series, a first DLL for supplying a power supply voltage to the minute delay, and a second DLL for supplying the power supply voltage to the minute delay.例文帳に追加
直列接続した粗遅延部及び微小遅延部と、粗遅延部に電源電圧を供給する第1のDLLと、微小遅延部に電源電圧を供給する第2のDLLとを設ける。 - 特許庁
Using a digital lock loop (DLL), an edge detector, and a digital comparator, a data signal is made to lock a DLL clock signal, and all circuit elements are formed from a digital circuit, thereby achieving a clock data recovery (CDR).例文帳に追加
デジタルロックループ(DLL)、エッジ検出器、デジタルコンパレータ等を用いて、データ信号にDLLクロック信号をロックさせ、全ての回路要素をデジタル回路で構成し、クロックデータリカバリ(CDR)を実現する。 - 特許庁
To improve the accuracy of phase adjustment of a DLL(delay locked loop) circuit and to prevent the generation of jitters by preventing the influence of power source noise generated by the operation of an internal circuit from being transmitted to the DLL circuit.例文帳に追加
内部回路の動作によって発生する電源ノイズの影響が、DLL回路に伝わらないようにして、DLL回路の位相調整の精度を向上し、ジッタの発生を防止する。 - 特許庁
To reduce the jitters of a clock signal without increasing the scale of a DLL circuit mounted on a semiconductor integrated circuit as to a phase adjusting method for the DLL circuit.例文帳に追加
本発明は、半導体集積回路に搭載されるDLL回路の位相調整方法に関し、DLL回路の規模を増大することなくクロック信号のジッタを低減することを目的とする。 - 特許庁
To provide an analog DLL circuit of a reduced circuit scale and a reduced power consumption which is a delay locked loop circuit, and controls a phase of a clock signal with respect to that of a reference clock signal.例文帳に追加
基準クロック信号の位相に対して、クロック信号の位相を制御する遅延ロックループ回路であって、回路規模の縮小化及び低消費電力化を図かったアナログDLL回路を提供する。 - 特許庁
Analysis information of the DLL read into the system is referred to, and determines presence of the data having a state of the DLL to be read and the method having a potential to refer to the data.例文帳に追加
次に、既にシステムに読み込まれているDLLの解析情報を参照し、読み込みつつあるDLLの、状態を持つデータ、そのデータを参照する可能性のあるメソッドの有無を判定する。 - 特許庁
To provide a DLL circuit adjustment system that can adjust sampling timing of a DLL circuit without the increase of interface signals, an increase in encoding overhead quantity, and a decrease in data transfer efficiency.例文帳に追加
インタフェース信号の増加や符号化オーバヘッド量の増加がなく、またデータ転送効率の低下をなすことなく、DLL回路のサンプリングタイミングの調整が可能なDLL回路調整システムを得る。 - 特許庁
The DLL isolation load program execution part 253 executes the code mounted on the encrypted library 105 in the isolation area according to the instruction, and reports the execution result to the DLL using program execution part 251.例文帳に追加
DLL隔離ロードプログラム実行部253は、指示に従って隔離領域で暗号ライブラリ105が実装するコードを実行し、当該実行結果をDLL利用プログラム実行部251に通知する。 - 特許庁
A program for realizing various image processing functions is called and started as necessary in a DLL file 20, and the designation of the DLL file 20 and a parameter required for image processing when the image processing function of the DLL file 20 is realized are described in a parameter file 26.例文帳に追加
各種の画像処理機能を実現するためのプログラムを、必要時に呼び出されて起動されるようなDLLファイル20とし、パラメータファイル26にDLLファイル20の名称と当該DLLファイル20の画像処理機能が実現された際の画像処理に必要とされるパラメータとを記述しておく。 - 特許庁
Consequently, normal data transfer can be performed while the DLL circuits 12 are timing-adjusted one by one.例文帳に追加
これにより、DLL回路12を一つづつタイミング調整しながらも、通常のデータ転送が可能である。 - 特許庁
To provide a multiphase DLL circuit having short locking time, and to provide a method of controlling the same.例文帳に追加
本発明は、短いロッキングタイムを有する多相DLL回路及びその制御方法を提供する。 - 特許庁
The semiconductor memory device includes: a DLL circuit for outputting a DLL clock having a frequency within a fixed delay range by changing a phase when detecting an electromagnetic interference by receiving a system clock; and a data output circuit for outputting data in response to the DLL clock.例文帳に追加
本発明による半導体メモリ装置は、システムクロックを受信して、電磁妨害の発生を検出すると、位相を変更して遅延固定範囲内の周波数を有するDLLクロックを出力するDLL回路と、前記DLLクロックに応答してデータを出力するデータ出力回路とを備える。 - 特許庁
To provide a semiconductor memory device provided with DLL by which deterioration of characteristics caused by power source noise is prevented.例文帳に追加
電源雑音による特性劣化が防止されるDLLを備える半導体メモリ装置を提供する。 - 特許庁
The semiconductor device comprising an internal circuit that uses a DLL clock outputted from a register control DLL, includes a means for generating clock enable signals for enabling or disabling the DLL clock applied to the internal circuit, in response to an operation signal and a non-operation signal for the semiconductor device.例文帳に追加
レジスタ制御ディレイロックループから出力されたDLLクロックを用いる内部回路を備えた半導体デバイスにおいて、半導体デバイスに対する作動信号及び非作動信号に応答して、内部回路に印加されるDLLクロックをイネーブルしたりディスエーブルしたりするクロックイネーブル信号を生成する手段を備える。 - 特許庁
With respect to the delay locked loop(DLL), a gray code counter (gray code: alternation code) is used as a delay register.例文帳に追加
ディレイロックドループ(DLL)において、遅延レジスタとしてグレイコードカウンタ(グレイコード:交番符号)を用いる。 - 特許庁
A DLL section generates a clock signal by a signal outputted from the interface logic circuit section.例文帳に追加
DLL部はインターフェースロジック回路部から出力される信号によってクロック信号を生成する。 - 特許庁
フラットサンク《32 ビットのアプリケーションセグメント化されていないフラットなアドレス空間を利用するが 16 ビットの DLL を利用できるようにする》 - 研究社 英和コンピューター用語辞典
The rest of this section is MSVC++ specific.When creating DLLs in Windows, you must pass pythonXY.lib to the linker.例文帳に追加
この節の残りの部分は MSVC++向けの説明です。 Windows で DLL を作成する際は、pythonXY.lib をリンカに渡さねばなりません。 - Python
When a selling agent downloads ordered software, DLL 1-3 attached with arbitrary labels A-E are selected from the DLL 1-3 preliminarily attached with labels A-E in the software to be downloaded, and provided to a customer, and a management file in which the labels attached to the respective DLL 1-3 are recorded is prepared, and transmitted to the customer.例文帳に追加
販売業者が注文されたソフトウェアをダウンロードする際には、ダウンロードされるソフトウェアにおいて予めラベルA〜Eが付された各DLL 〜 の中から任意のラベルのDLL 〜 が選択されて顧客に提供されると同時に、各DLL 〜 に付されたラベルを記録した管理ファイルが作成され、顧客に送信される。 - 特許庁
To solve the problem that a clock distributor circuit using a DLL needs to take a DLL lock time every time the operating clock frequency is switched in a system using a plurality of operation clock signals, and this deteriorates the system performance.例文帳に追加
DLLを用いたクロック分配回路の場合、動作クロック周波数が一種類でないシステムにおいては、動作クロック周波数切り替えごとにDLLロック時間が必要であり、システムのパフォーマンスが低下する。 - 特許庁
A DDL calling part 107 of the DLL using program execution part 251 instructs the DLL isolation load program execution part 253 to call a function mounted on a code in the encrypted library 105 loaded to the isolation area.例文帳に追加
DLL利用プログラム実行部251のDLL呼出部107は、隔離領域へロードされた暗号ライブラリ105内のコードが実装する機能の呼び出しをDLL隔離ロードプログラム実行部253に指示する。 - 特許庁
When data DT is encrypted, it is encrypted using a common key defined by the DLL and a key ID defined by the DLL is added to an encryption data EDT and transmitted.例文帳に追加
そして、データDTを暗号化するに際し、上記DLLで定義された共通鍵を使用してデータDTを暗号化し、この暗号化データEDTに上記DLLで定義された鍵IDを付加して送信する。 - 特許庁
An external power supply given to the integrated circuit device is divided into first external power supplies Vcc1 and Vss1 for the DLL circuit, and second eternal power supplies Vcc2 and Vss2 for circuits other than the DLL circuit.例文帳に追加
本発明は、集積回路装置に供給される外部電源をDLL回路用の第1の外部電源Vcc1 、Vss1 と、DLL回路以外の回路用の第2の外部電源Vcc2 、Vss2 とに分けることを特徴とする。 - 特許庁
The semiconductor storage device includes a memory cell array (MCA), a first buffer (RXK), a second buffer (RXC), first circuits (101, 102, 103), a second circuit (104), a first DLL circuit (RXDLL), and a second DLL circuit (TXDLL).例文帳に追加
メモリセルアレイ(MCA)、第1バッファ(RXK)、第2バッファ(RXC)、第1回路(101,102,103)、第2回路(104)、第1DLL回路(RXDLL)、及び第2DLL回路(TXDLL)を設ける。 - 特許庁
The power-down control circuit 100 suspends an operation of a DLL circuit 23 when the selection signal A12 is at a low level, and continues an operation of the DLL circuit 23 when the selection signal A12 is at a high level.例文帳に追加
パワーダウンコントロール回路100は、選択信号A12がローレベルである場合にはDLL回路23の動作を停止させ、選択信号A12がハイレベルである場合にはDLL回路23の動作を継続させる。 - 特許庁
An external power source to be supplied to this integrated circuit device is divided into first external power sources Vcc1 and Vss1 for the DLL circuit 1 and second external power sources Vcc2 and Vss2 for a circuit other than the DLL circuit.例文帳に追加
本発明は、集積回路装置に供給される外部電源を、DLL回路用の第1の外部電源Vcc1 、Vss1 と、DLL回路以外の回路用の第2の外部電源Vcc2 、Vss2 とに分けることを特徴とする。 - 特許庁
A server is provided with a terminal information database associated with an identification number for installation and a terminal information database; and a DLL (Dynamic Link Library) database associated with card company determination information and DLL data on a card company.例文帳に追加
設置用識別番号と端末情報データベースを対応付けた端末情報データベースを設けると共に、カード会社判定情報とカード会社のDLLデータを対応付けたDLLデータベースをサーバに設ける。 - 特許庁
Based on each signal received from a DLL circuit and a READ control circuit 400, a DLL clock control circuit 120 determines whether or not an operation frequency is a low frequency satisfying predetermined condition(s).例文帳に追加
DLLクロック制御回路120は、DLL回路100およびREAD制御回路400から受ける各信号に基づいて、動作周波数が所定の条件を満たした低周波であるか否かを判定する。 - 特許庁
To reliably recover a normal lock state in a short period of time even when lock-off occurs to a DLL circuit.例文帳に追加
DLL回路においてロックはずれが発生しても、短時間で確実に正常ロック状態に復帰させる。 - 特許庁
Moreover, the delay used as the monitor circuit in the second DLL is formed in the same type circuit type as the minute delay.例文帳に追加
また、第2のDLL内のモニタ回路として用いる遅延部を微小遅延部と同じ回路形式とする。 - 特許庁
To provide a semiconductor device provided with a DLL(delay locked loop) circuit capable of confirming operation of a delay line easily.例文帳に追加
遅延ラインの動作確認をすることが容易にできるDLL回路を備える半導体装置を提供する。 - 特許庁
The delay used as a monitor circuit in the first DLL is formed in the same circuit type as the coarse delay.例文帳に追加
そして、第1のDLL内のモニタ回路として用いる遅延部を粗遅延部と同じ回路形式とする。 - 特許庁
To provide a DLL circuit which reduces the risk of pulse loss even if a clock frequency is high.例文帳に追加
クロックの周波数が高い場合であっても、パルスの消失リスクが少ないDLL回路を提供すること。 - 特許庁
To provide a digital DLL circuit that can utilize a wide operating frequency range even when the circuit scale is not increased.例文帳に追加
回路規模を増大しなくても動作周波数領域を広くとれるデジタルDLL回路を提供する。 - 特許庁
The selector 14 switches normal data A with the pattern for readjustment to transmit the pattern for readjustment to the DLL circuit 21.例文帳に追加
セレクタ14は通常データAと、再調整用のパターンとを切替えてDLL回路21に送出する。 - 特許庁
Besides, the DLL 30 has a phase detector (PD), an LPF 32 and a voltage controlled delay circuit (VCD) 33.例文帳に追加
また、DLL30は位相検出器(PD)とLPF32と電圧制御遅延回路(VCD)33とを有する。 - 特許庁
To provide a DLL circuit mounting a duty adjustment circuit that does not depend on the frequency of a clock signal.例文帳に追加
クロック信号の周波数に依存しないデューティ調整回路が搭載されたDLL回路を提供する。 - 特許庁
Furthermore, the DLL is controlled to minimize dither jitter while minimizing acquisition time.例文帳に追加
さらに、DLLは、ディザ・ジッタを最小限に抑え、同時に獲得時間を最小限に抑えるように制御される。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright 2001-2004 Python Software Foundation.All rights reserved. Copyright 2000 BeOpen.com.All rights reserved. Copyright 1995-2000 Corporation for National Research Initiatives.All rights reserved. Copyright 1991-1995 Stichting Mathematisch Centrum.All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|