「DLL」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The local server 11 can be easily integrated into a PC 1 as a DLL, and while decoding the encrypted file 10a by a decoding processing means 14, outputs it to the application 12.例文帳に追加

ローカルサーバ１１はＤＬＬとしてＰＣ１に容易に組み込むことができ、復号処理手段１４により暗号化ファイル１０ａを復号化しながらアプリケーション１２に出力する。 - 特許庁

To provide a DLL (Delay Locked Loop) circuit that provides an output of a clock signal of one system fixed with respect to both leading and trailing edges of a clock signal with a decreased chip size and reduced power consump tion.例文帳に追加

クロック信号の立ち上がりと立ち下がりの両エッジに対して固定される一系統のクロック信号を出力して、チップサイズを小型化して消費電力を削減する。 - 特許庁

HAST is performed with the solid copper layer 101 is set as a positive pole, while the mesh-like copper layer 102 is set as a negative pole, and if delamination DLL takes place, it is easily discriminated using an swelling 105SF.例文帳に追加

ベタ状銅層１０１を＋極、メッシュ状銅層１０２を−極としてＨＡＳＴを行いデラミネーションＤＬＬが生じた場合、膨らみ１０５ＳＦで容易に判別できる。 - 特許庁

At that time, a run time routine 2 registers information of the class object including information of the DLL 3, to which the class object is created, with a management table 4a of a class object management area.例文帳に追加

このとき、ランタイムルーチン２はクラスオブジェクトの生成を行ったＤＬＬ３の情報を含むクラスオブジェクトの情報を、クラスオブジェクト管理領域の管理テーブル４ａに登録する。 - 特許庁

To provide a delay adjustment circuit for a DLL(Delay Locked Loop) that can prevent noise production at switching by a delay control signal and occurrence of an output delay error and realize a high-speed operating processing.例文帳に追加

遅延制御信号による切替え時のノイズ発生や出力遅延誤差発生を防止した上で高速動作処理化を具現し得るＤＬＬ用遅延調整回路を提供すること。 - 特許庁

To provide a DLL circuit that can generate a clock signal having an improved duty ratio characteristic and can more stably support operation of semiconductor integrated circuits, and to provide a method of controlling the same.例文帳に追加

より向上したデューティー比特性を有するクロックを生成し、半導体集積回路の動作をより安定的に支援するＤＬＬ回路およびその制御方法を提供する。 - 特許庁

A data/strobe output buffer 4b outputs data conforming to an internal clock signal for output DLLCLK from a DLL circuit 10 and an output enable-signal OE.例文帳に追加

データ／ストローブ出力バッファ（４ｂ）は、ＤＬＬ回路（１０）からの出力用内部クロック信号ＤＬＬＣＬＫと出力イネーブル信号（ＯＥ）とに従ってデータの出力を実行する。 - 特許庁

A user software component accesses the device by utilizing routines provided by the generic user-mode library (e.g., a dynamic link library (DLL)) that communicates with the generic device driver.例文帳に追加

ユーザのソフトウェアコンポーネントは、汎用デバイスドライバと通信する汎用のユーザモードのライブラリ（例えば、ダイナミックリンクライブラリ（ＤＬＬ））によって提供されたルーチンを利用することによって、装置にアクセスする。 - 特許庁

To provide a semiconductor memory device suppressing radiation of electromagnetic waves without deforming a DLL clock required in high-speed operation of the semiconductor memory device.例文帳に追加

半導体メモリ装置の高速動作において求められるＤＬＬクロックを変形せずに、電磁波の放射の発生を抑制することができる半導体メモリ装置を提供すること。 - 特許庁

In this case, the kernel mode device driver 5 for performing access to hardware 6 in a kernel mode 2 is embedded inside a DLL 4 for performing interface with an application 3 in a user mode 1.例文帳に追加

カーネルモード２においてハードウエア６にアクセスするカーネルモードデバイスドライバー５を、ユーザーモード１においてアプリケーション３とのインターフェースを行うＤＬＬ４の内部に埋め込むように構成した。 - 特許庁

A common key and a key ID used for encryption and decryption are defined respectively in the public function of DLL attached to an encryption application program and a decryption application program.例文帳に追加

暗号化アプリケーション・プログラム及び復号アプリケーション・プログラムに付属するＤＬＬの公開関数内で、暗号化及び復号に使用する共通鍵と鍵ＩＤをそれぞれ定義している。 - 特許庁

Rectangular waves of 528 MHz generated using a DLL with a phase difference of 120° are added to cancel a fundamental wave, multiplied by 3 and then frequency-divided into two stages to obtain a frequency of 796 MHz.例文帳に追加

ＤＬＬを用いて生成した１２０度位相差のある５２８ＭＨｚ矩形波の加算により基本波を打ち消して３逓倍した後、２分周して７９６ＭＨｚを得る。 - 特許庁

An AV synchronization part 234 matches time-serially the data a2, b2 after corrected, based on the time information imparted by the time stamp part 232, to be output to the DLL part 102 of the OS 100.例文帳に追加

ＡＶ同期部２３４は、補正後のデータａ２，ｂ２を、タイムスタンプ部２３２によって付与された時間情報に基づき、時間的に一致させてＯＳ１００のＤＬＬ部１０２に出力する。 - 特許庁

A phase adjustment circuit 31 gives a phase adjustment value Dp, a first number of stages correction value for correcting the delay time caused by the wiring from the first delay circuit 21 to the phase comparison circuit 22 of a master DLL circuit 11, and a second number of stages correction value for correcting the delay time caused by the input buffer circuit 33 and the output buffer circuit 34 of a slave DLL circuit 12.例文帳に追加

位相調整回路３１は、マスタＤＬＬ回路１１の第１遅延回路２１から位相比較回路２２までの配線によって生じる遅延時間を補正する第１段数補正値と、スレーブＤＬＬ回路１２の入力バッファ回路３３と出力バッファ回路３４によって生じる遅延時間を補正する第２段数補正値を位相調整値Ｄｐに付与する。 - 特許庁

The clock duty control circuits include: first and second storage circuits for respectively holding frequency-halved signals of the clock signal in the rise and fall; first and second DLL circuits for respectively delaying output signals of the first and second storage circuits by first and second fixed periods; and a combined circuit of output signals of both DLL circuits.例文帳に追加

クロックデューティ制御回路は、クロック信号をその立ち上がりおよび立ち下がりで２分周した信号をそれぞれ保持する第１および第２の記憶回路と、第１および第２の記憶回路の出力信号を、それぞれ、第１および第２の一定時間だけ遅延する第１および第２のＤＬＬ回路と、両方のＤＬＬ回路の出力信号の合成回路とを備える。 - 特許庁

The DLL file 32 stores the received data passed from a data- receiving program 31 into a buffer and integrates, at this moment, two pieces of data when the same data as the received data are stored in the buffer.例文帳に追加

ＤＬＬファイル３２は、データ受信プログラム３１から渡された受信データをバッファに格納し、この格納の際、受信データと同一のデータがバッファに格納されている場合は２つのデータを統合する。 - 特許庁

As a result, only one DLL circuit is required, the increase in a chip area can be prevented, and the number of delay circuits where the first and second dividing clock signals pass can be reduced, thus reducing the effect of power supply noise.例文帳に追加

このため、ＤＬＬ回路が１回路で済み、チップ面積の増大を防止でき、また、第１，第２分周クロック信号の通る遅延回路の数が少ないため、電源ノイズの影響を受けにくくなる。 - 特許庁

A CTS 4 equally delays the output clock signal 16, supplies the delayed output clock signal 16 to a plurality of logic circuits 5 in an integrated circuit and returns the output clock signal 16 as the feedback signal 13 to the internal DLL circuit 2.例文帳に追加

ＣＴＳ４は、出力クロック信号１６を均等に遅延して、集積回路内部の複数のロジック回路５に供給するとともに、フィードバック信号１３として内部ＤＬＬ回路２へ戻す。 - 特許庁

Furthermore, when it is determined that a downstream-side voltage VLL of the load L doesn't become a prescribed value or higher in a period when the driving signal DLH is high and the driving signal DLL is low, a ground short-circuit is decided to fix the switching element to a turned-off state.例文帳に追加

更に、負荷Ｌの下流側電圧ＶＬＬがＤＬＨ＝ハイ且つＤＬＬ＝ローの期間にて規定値以上にならないと判定すると、グランドショートと判断しＱＨをオフに固定する。 - 特許庁

To solve the problem that it is necessary to reconstruct a DLL file including control in an operating system in a binary number level in order to change the appearance of a graphical component (for example, an OK button) defined in the operating system.例文帳に追加

オペレーティングシステムで定義されているグラフィカルコンポーネント（例えばＯＫボタン）の外見を変えるにはオペレーティングシステム内のコントロールを含むＤＬＬファイルを２進数レベルで再構築しなければならない。 - 特許庁

To provide a charge pump current correction circuit for suppressing the potential for controlling a VCO to a constant value within a desired range as a result of phase comparison in a PLL circuit and a DLL circuit.例文帳に追加

ＰＬＬ回路やＤＬＬ回路における位相比較の結果、ＶＣＯを制御する電位を一定に、または所望の範囲内に抑えるチャージポンプ電流補正回路を提供することにある。 - 特許庁

A replica circuit used for the DLL circuit includes a delay circuit to which a first power supply voltage is supplied and an input clock signal to a clock buffer is inputted and from which a replica clock signal is outputted.例文帳に追加

ＤＬＬ回路に使用されるレプリカ回路は、第１の電源電圧が供給され、クロックバッファへの入力クロック信号が入力され、レプリカクロック信号を出力する遅延回路を含む。 - 特許庁

To make it possible to use a dynamic link library(DLL) function existing in a server from a client module executed by a client without being conscious of the interface specification of the function.例文帳に追加

クライアント上で実行されるクライアントモジュールからサーバ上に存在するＤＬＬ関数を、そのインタフェース仕様を意識しないで、使用することを可能とするリモートプロシジャー実行方式を提供する。 - 特許庁

According to the present invention, the receiving-side semiconductor device does not require any PLL or DLL, so that a circuit scale and power consumption can be reduced less than a conventional QDR interface system.例文帳に追加

本発明によれば、受信側半導体装置では、ＰＬＬあるいはＤＬＬを要しないので、従来のＱＤＲインターフェースシステムよりも回路面積及び電力消耗を減少させることができる。 - 特許庁

The operation delaying time of an output buffer different in accordance with an external load is measured to adjust the delay quantity of the second variable delay circuit in the feedback loop of the DLL circuit based on the operation delay time.例文帳に追加

外部負荷に応じて異なる出力バッファの動作遅延時間を測定し、その動作遅延時間に応じて、ＤＬＬ回路のフィードバックループ内の第２の可変遅延回路の遅延量を調整する。 - 特許庁

To provide a DLL circuit for producing a multiphase clock using a voltage controlled oscillator, selecting one of the multiphase clock synchronized to a reference clock, and providing the selected clock as a delayed clock.例文帳に追加

本発明は、電圧制御発振部を用いて多相クロックを生成し、そのうちで基準クロックに同期されるクロックを選択して、遅延クロックとして提供するＤＬＬ回路を提供する。 - 特許庁

To provide a digital DLL circuit capable of individually controlling a signal rising side delay and a signal falling side delay and compensating a clock duty deviation and a delay difference between rising and falling delays of a data signal.例文帳に追加

信号の立ち上がり側と下がり側の遅延は個別に制御でき、クロックのデューティーずれやデータ信号の立ち上がり/立ち下がりの遅延差を補償することができるデジタルＤＬＬ回路を提供する。 - 特許庁

The semiconductor device includes a data input/output circuit 80 that has an ODT function and a DLL circuit 100 that generates an internal clock LCLK for determining an operation timing of the data input/output circuit 80.例文帳に追加

ＯＤＴ機能を有するデータ入出力回路８０と、データ入出力回路８０の動作タイミングを規定する内部クロックＬＣＬＫを生成するＤＬＬ回路１００とを備える。 - 特許庁

The DLL circuit 100 comprises a phase shift means 120, a phase comparison means 140, a phase synthesizing means 160, a first duty correction means 170 and a bias generator 200.例文帳に追加

移相手段１２０と、位相比較手段１４０と、位相合成手段１６０と、第１のデューティ補正手段１７０と、バイアス発生手段２００を含みＤＬＬ回路１００を構成する。 - 特許庁

To facilitate a unit test of a clock generating module such as an SSCG, PLL, or DLL, without expanding memory for storing test patterns and expected-value patterns in a semiconductor integrated circuit.例文帳に追加

テストパターンや期待値パターンを蓄えておくメモリを半導体集積回路に増設することなく、ＳＳＣＧ、ＰＬＬ、又は、ＤＬＬ等のクロック生成モジュールの単体試験を容易に可能とする。 - 特許庁

To provide a DLL circuit, having a compact layout, capable of reliably preventing loss of lock in either of cases, when an external clock signal is disturbed, a pseudo-clock is detected and initialization is performed, and powered on.例文帳に追加

外部クロック信号が擾乱したとき、擬似ロックを検出し初期化したとき、電源を投入したとき、いずれの場合も確実にロックはずれを防止でき、レイアウトがコンパクトなＤＬＬ回路を提供する。 - 特許庁

When the high-speed operation is requested, high performance is achieved by supplying a clocks signal of the same frequency as that of the reference clock signal supplied to the DLL circuit to the memory module.例文帳に追加

高速動作が要求される場合においては、ＤＬＬ回路に供給するリファレンスクロック信号と同じ周波数のクロック信号をメモリモジュールに供給することで、高いパフォーマンスを達成する。 - 特許庁

The replica DLL circuit 21 generates the reference bias voltage so that the delay time is equal to a cycle of the system clock signal, and the delay signal generator circuit 22 generates the enable timing signal.例文帳に追加

レプリカＤＬＬ回路２１は、遅延時間がシステムクロック信号の周期に等しくなるように基準バイアス電圧を発生して、遅延信号発生回路２２はイネーブルタイミング信号を発生する。 - 特許庁

When the application uses the resource for performing an activity by calling a method of the DLL, for example, the ASS can communicate with the RSS for requiring a resource for performing the activity.例文帳に追加

アプリケーションが、ＤＬＬのメソッドを呼び出すなどして、ある活動を実行するためにリソースを利用する場合、ＡＳＳは、ＲＳＳと通信して、その活動を実行するためにリソースを要求することができる。 - 特許庁

In general, you can delete orphan files, but you should make sure that they truly are orphans because some files, especially DLLs, may be used by more than one application. 例文帳に追加

一般にオーファン・ファイルを削除することはできますが、ある種のファイル、特にDLLは一つ以上のアプリケーションによって使われることがあるので、それが本当にオーファン（孤児）なのかどうか確認しなくてはなりません。 - コンピューター用語辞典

The first external power supplies are used for the delay unit of the variable delay circuit of the DLL circuit to prevent power supply noise generated in the second external power supplies from being transmitted to the variable delay circuit.例文帳に追加

本発明では、ＤＬＬ回路の可変遅延回路の遅延ユニット部に上記第１の外部電源が利用され、第２の外部電源に発生する電源ノイズが可変遅延回路に伝わらないようにする。 - 特許庁

The action DLL 215 communicates with the application program module 205, transfers the label to an action plug-in 225, and receives the action to be related to the label from the action plug-in 225.例文帳に追加

アクションＤＬＬ２１５は、アプリケーションプログラムモジュール２０５と通信し、ラベルをアクションプラグイン２２５に転送し、アクションプラグイン２２５からラベルに関連付けられるべきアクションを受信することを担当している。 - 特許庁

To solve a defect in a prior art DLL/TDL time tracking method in multi-path channels, which can avoid complete loss of synchronization to a weak path caused by presence of a strong disturbance path.例文帳に追加

強力な妨害パスの存在によって、微弱なパスに対する同期化が完全に失われないよう、マルチパスチャンネルにおける従来のＤＬＬ／ＴＤＬ時間トラッキング方法の欠点を解消すること - 特許庁

A delay-locked loop(DLL) 12 generates the clocks CLK1 to 16 of 16 phases, based on differential clocks CLKc and CLKd whose phase are controlled by the phase control circuit 11, and the clocks are supplied to a phase comparator PD2.例文帳に追加

位相制御回路１１により位相制御された差動クロックＣＬＫｃ、ＣＬＫｄを元に、遅延ロックループ（ＤＬＬ）１２は、１６相のクロックＣＬＫ１〜１６を生成し、これを位相比較器ＰＤ２に供給する。 - 特許庁

To provide a power voltage supply apparatus and a power voltage supply method for a delay locked loop wherein the level of a DLL power voltage used in a delay locked loop can keep the level of an external power voltage VDD.例文帳に追加

遅延固定ループで使用されるＤＬＬ電源電圧のレベルが、外部電源電圧ＶＤＤのレベルを維持できる遅延固定ループの電源電圧供給装置及び電源電圧供給方法を提供すること。 - 特許庁

Moreover, the DLL circuit is provided with a definite multiplication clock generator generating a definite multiplication clock N11 and a selecting circuit 32 selecting either of a supply clock N10 or the definite multiplication clock N11 and outputting it as the reference clock.例文帳に追加

更に、定倍クロックＮ１１を生成する定倍クロック発生器と、供給クロックＮ１０または定倍クロックＮ１１のいずれかを選択して基準クロックとして出力する選択回路３２とを有する。 - 特許庁

To provide a pulse radio receiving apparatus and synchronization method, in which even a non-return-to-zero (NRZ)-coded pulse signal can be synchronized and the number of fingers is reduced, as compared with conventional Early/Late DLL scheme.例文帳に追加

ＮＲＺ符号化されたパルス信号に対しても同期可能であり、かつ従来のＥａｒｌｙ／Ｌａｔｅ ＤＬＬ方式に比べフィンガー数を削減したパルス無線受信装置および同期方法を提供する。 - 特許庁

To provide a DRAM chip furnished with an inside ODT signal producing circuit capable of changing over the signal from an ODT asynchronous signal to an ODT synchronous signal by taking account of a starting time of a DLL circuit.例文帳に追加

ＯＤＴ非同期信号からＯＤＴ同期信号への切替をＤＬＬ回路の始動時間を考慮して行うことのできる内部ＯＤＴ信号生成回路を備えたＤＲＡＭチップを提供すること。 - 特許庁

Thus, it is possible to call the kernel mode driver 5 only by apparently performing access from the application 3 to the DLL 4, and it is possible to directly control the hardware 6 by the called kernel mode driver 5.例文帳に追加

これにより、あたかもアプリケーション３からＤＬＬ４にアクセスするだけでカーネルモードドライバー５を呼び出すことができ、呼び出されたカーネルモードドライバー５によりハードウエア６の制御が直接行えるようにすることができる。 - 特許庁

Similarly the operator uses the keyboard to designate processing contents to be executed from a list displayed on a screen of the display device and selects a program corresponding to the contents of the processing from a DLL (step 102).例文帳に追加

同様に、オペレータがキーボードを用いて、ディスプレイ装置の画面に表示された一覧表から実行すべき処理内容を指定し、この処理内容に対応したプログラムをＤＬＬから選択する（ステップ１０２）。 - 特許庁