「DRAM」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

To form a high-quality non-SOI region on an SOI substrate, and to effectively integrate a logic circuit and a DRAM on the same semiconductor chip.例文帳に追加

ＳＯＩ基板上に高品質の非ＳＯＩ領域を形成することができ、ロジック回路とＤＲＡＭを同一半導体チップに効果的に集積する。 - 特許庁

To provide a technique for speeding up and at the some time, for relatively prolonging of the refresh time of a DRAM.例文帳に追加

ＤＲＡＭにおいて、高速化を実現すると同時にリフレッシュ時間を相対的に長くすることのできる技術を提供する。 - 特許庁

Thus, short-circuiting between the storage nodes is prevented, and the stable characteristics and yield of a DRAM cell are obtained.例文帳に追加

これにより、ストレージノード間の短絡を防止することができ、安定なＤＲＡＭセルの特性及び収率を得ることができる。 - 特許庁

To provide a display device capable of appropriately performing access control with respect to a DRAM in accordance with internal temperature of the device.例文帳に追加

装置内部の温度に応じてＤＲＡＭに対するアクセス制御を適切に実行することが可能な表示装置の提供を目的とする。 - 特許庁

MEMORY DEVICE HAVING PEDESTAL COLLAR STRUCTURE FOR CHARGE-HOLDING IMPROVEMENT OF TRENCH-TYPE DRAM CELL AND FORMING METHOD THEREOF例文帳に追加

トレンチ型ＤＲＡＭセルの電荷保持向上のためのペデスタル・カラー構造を有するメモリ・デバイスおよび形成方法 - 特許庁

The temperature detection signal of a thermistor TH arranged near a photoreceptor dram is transmitted to a control circuit 10.例文帳に追加

感光ドラム近傍に設けられるサーミスタＴＨの温度検出信号は制御回路１０に送出される。 - 特許庁

In this low power RAMBUS DRAM, an upper series/parallel shift section is connected between an upper memory bank section and an input/ output block section.例文帳に追加

本発明の低電力型ラムバスＤＲＡＭは上部直／並列シフト部は上部メモリーバンク部と入／出力ブロック部の間に接続される。 - 特許庁

Memory cells MC can store two independent data such as DRAM data (volatile data) and FeRAM data (nonvolatile data).例文帳に追加

メモリセルＭＣは、ＤＲＡＭデータ（揮発性データ）およびＦｅＲＡＭデータ（不揮発性データ）という２つの独立したデータを記憶することができる。 - 特許庁

To provide a data transmitter that uses a DRAM and performs interleave and error correction coding in a small circuit size.例文帳に追加

ＤＲＡＭを使用し、かつ小さい回路規模でインターリーブおよび誤り訂正符号化を行うデータ送信装置を提供する。 - 特許庁

To form a silicide film on only a gate electrode in a DRAM cell area by forming a salicide structure in a logic circuit area.例文帳に追加

ＬＯＧＩＣ回路領域ではサリサイド構造を形成し、ＤＲＡＭセル領域ではゲート電極上のみにシリサイド膜を形成する。 - 特許庁

To provide a DRAM which hardly to be put in test-operation erroneously and can be operated simultaneously in plural test modes.例文帳に追加

誤ってテストモードに入りにくく、かつ複数のテストモードに同時に入ることができるＤＲＡＭを提供する。 - 特許庁

To provide a semiconductor device which includes a semiconductor memory such as a DRAM, and achieves the expansion of an operation margin or reduction of power consumption.例文帳に追加

ＤＲＡＭ等の半導体メモリを含む半導体装置において、動作マージンの拡大や消費電力の低減を実現する。 - 特許庁

The DRAM 1 is configured so as to simultaneously start writing of the reference potential to the reference cell 20 and the reference cell 30.例文帳に追加

ＤＲＡＭ１においては、リファレンスセル２０およびリファレンスセル３０への参照電位の書込みが同時に開始されるように構成されている。 - 特許庁

To improve efficiency of a functional test of a logic mixed memory integrated circuit or the like incorporating plural DRAM macro-cells and to improve accuracy of the test.例文帳に追加

複数のＤＲＡＭマクロセルを搭載する論理混載メモリ集積回路等の機能試験を効率化し、その試験精度を高める。 - 特許庁

VERTICAL DRAM DEVICE EQUIPPED WITH CHANNEL ACCESS TRANSISTOR AND LAYERED ACCUMULATION CAPACITOR AND RELATED METHOD例文帳に追加

チャネルアクセストランジスタおよび積層型蓄積キャパシタを備えた垂直ＤＲＡＭ装置および関連方法 - 特許庁

To provide a semiconductor integrated circuit device in which a plurality of logic circuits can share a DRAM block without lowering a data processing performance.例文帳に追加

データ処理性能を下げることなく、複数の論理回路がＤＲＡＭブロックを共用できる半導体集積回路装置を提供する。 - 特許庁

To reduce current consumption and a peak current at the time of transferring data in a semiconductor integrated circuit integrating a DRAM and a logic circuit in one chip.例文帳に追加

ＤＲＡＭとロジックとを1チップに集積する半導体集積回路でデータを転送する際の消費電流及びピーク電流を低減する。 - 特許庁

To planarize simply an interlayer film on the upper electrode of a capacitor related with the miniaturization of DRAM having a stacked capacitor.例文帳に追加

スタック型キャパシタを有するＤＲＡＭの微細化に関して、キャパシタの上部電極の上の層間膜を簡易に平坦化できるようにする。 - 特許庁

This device 10 is a semiconductor device composed of a MOSFET and a DRAM memory cell having a capacity element.例文帳に追加

本半導体装置１０は、ＭＯＳＦＥＴと、容量素子とを備えたＤＲＡＭメモリセルを有する半導体装置である。 - 特許庁

To prevent disconnection and peel-off of wiring constituting a semiconductor integrated circuit device, a bit line of a DRAM for instance.例文帳に追加

半導体集積回路装置を構成する配線、例えばＤＲＡＭのビット線の断線や剥離を防止する。 - 特許庁

Rewriting for a memory cell 5 is performed with arbitrary timing after data is transferred to the logic section 3 from the DRAM array section 1.例文帳に追加

メモリセル5への書き戻しは、ＤＲＡＭアレイ部1からロジック部にデータを転送した後に、任意のタイミングで行う。 - 特許庁

Consequently the output fixing circuit 20 provides a control signal outputted from a DRAM control circuit 15 to the SDRAM 40 as it is.例文帳に追加

これにより、出力固定回路２０は、ＤＲＡＭ制御回路１５から出力される制御信号をそのままＳＤＲＡＭ４０へ与える。 - 特許庁

A dual port DRAM cell of a memory cell array circuit 110 has two ports and a bit line is connected to each of the ports.例文帳に追加

メモリセルアレイ回路１１０のデュアルポートＤＲＡＭセルは２つのポートを有し、各ポートにビット線が接続されている。 - 特許庁

The differential output signals from the sense amplifiers of the DRAM are applied to a unit (5) which converts these output signals to the non-differential current mode signal.例文帳に追加

ＤＲＡＭのセンスアンプからの差出力信号は、これらの出力信号を非差動電流モードの信号に変換するユニット（５）に加えられる。 - 特許庁

To provide methods which enable exterior surfaces of high aspect ratio containers to be utilized as capacitive surfaces as DRAM capacitors.例文帳に追加

ＤＲＡＭコンデンサとして高アスペクト比容器の外面も容量面として利用可能とする方法を提供する。 - 特許庁

The command decode circuit 2 decodes the access command of the clock synchronous DRAM and decodes an operating mode.例文帳に追加

コマンドデコード回路２は、クロック同期型ＤＲＡＭのアクセスコマンドをデコードし、動作モードを解読する。 - 特許庁

This device has such constitution that a series of operation can be finished by two clocks of row address strobe operation and column address strobe operation of DRAM operation.例文帳に追加

ＤＲＡＭ動作のロウアドレスストローブ動作とカラムアドレスストローブ動作の２つのクロックで一連の動作を終了できる構成とする。 - 特許庁

The dual port DRAM cell array 23 is shared and can be simultaneously accessed by the CPU 14 and the DSP 16.例文帳に追加

Ｄｕａｌ−Ｐｏｒｔ・ＤＲＡＭセルアレイ２３は、ＣＰＵ１４及びＤＳＰ１６に共有されて同時にアクセス可能である。 - 特許庁

In such a constitution, access for the SDRAM is performed at high speed and processing speed for the DRAM is improved.例文帳に追加

このように構成することによって、ＳＤＲＡＭに対するアクセスを高速に行い、ＤＲＡＭに対する処理速度を向上するものである。 - 特許庁

To provide a semiconductor device such as a DRAM wherein a contact window is formed in a conductive layer different in height from a substrate.例文帳に追加

基板からの高さが異なる導電層に、コンタクト窓を形成するＤＲＡＭ等の半導体装置を提供する。 - 特許庁

After error correction is completed, data from the SRAM 5 are descrambled by a descramble circuit 8 and transferred to the DRAM 4.例文帳に追加

誤り訂正完了後、ＳＲＡＭ５からデータがデスクランブル回路８によりデスクランブルされてＤＲＡＭ４に転送される。 - 特許庁

In the DRAM 12, when data of one cluster (corresponds to reproducing time of approximately two seconds) are stored, the data are read out and reproduced.例文帳に追加

ＤＲＡＭ１２では、１クラスタ分（約２秒の再生時間に対応する）のデータが記憶されたとき、これを読み出し、再生する。 - 特許庁

To form a silicide layer in a logic circuit region, without causing mass residue containing a metal in a DRAM circuit region.例文帳に追加

金属を含む塊状残渣をＤＲＡＭ回路領域に残存させることなく、ロジック回路領域においてシリサイド層を形成する。 - 特許庁

To provide a method for improving write time for a dynamic random access memory(DRAM) having destructive read architecture.例文帳に追加

破壊読取りアーキテクチャを有するダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のための書込み時間を改善する方法を提供すること。 - 特許庁

Then, user data 22 of the NAND type flash memory 13 are copied to a DRAM, and a main program is executed by the main CPU.例文帳に追加

そして、ＮＡＮＤ型フラッシュメモリ１３のユーザデータ２２をＤＲＡＭへコピーして、メインＣＰＵがメインプログラムを実行する。 - 特許庁

A DRAM and an EPROM integrated into a PNDRAM can be always and easily reconstituted during manufacturing or in a market.例文帳に追加

ＰＮＤＲＡＭに統合されるＤＲＡＭ及びＥＰＲＯＭは、製造中または市場において、いつでも容易に再構成され得る。 - 特許庁

To provide a DRAM circuit with which operation speed of writing can be increased even when a write-mask is performed and its control method.例文帳に追加

ライト・マスクを伴なう場合であってもライト・オペレーションの高速化を図ることでができるＤＲＡＭ回路およびその制御方法を提供する - 特許庁

To provide a memory access system for shortening access time even at the time of random access to a DRAM and performing acceleration.例文帳に追加

ＤＲＡＭへのランダムアクセス時にもアクセス時間を短縮して高速化したメモリアクセスシステムを提供する。 - 特許庁

To provide a high density dynamic random access memory (DRAM) circuit having a storage capacity of 16M.例文帳に追加

１６Ｍの蓄積容量を有する高密度ダイナミックランダムアクセスメモリ（ＤＲＡＭ）回路を提供する。 - 特許庁

To provide a high density dynamic random access memory (DRAM) circuit having a storage capacity of 64M.例文帳に追加

６４Ｍの蓄積容量を有する高密度ダイナミックランダムアクセスメモリ（ＤＲＡＭ）回路を提供する。 - 特許庁

To surely prevent a semiconductor integrated circuit device equipped with a DRAM and a logic circuit from malfunctionings due to high-frequency noises.例文帳に追加

ＤＲＡＭと論理回路とを備えた半導体集積回路装置において、高周波ノイズによる回路の誤動作を確実に防止する。 - 特許庁

In a first mode that the PLL circuit 120 operates, the first refresh controller 140 makes the refresh request to a DRAM controller 160.例文帳に追加

ＰＬＬ回路が動作する第１のモードでは、第１のリフレッシュコントローラがＤＲＡＭコントローラにリフレッシュ要求を行う。 - 特許庁

To provide a covering structure of a fastener prevented from damage caused on the dram of a washing machine and/or breakage caused on the slider of the fastener.例文帳に追加

洗濯する際にファスナのスライダを開いておいても、洗濯機のドラムが傷つくおそれやスライダが破損するおそれを回避する。 - 特許庁

A non-volatile capacitor-less 1T DRAM has a semiconductor substrate of a first conducting type with a surface.例文帳に追加

表面を備えた第１の導電型の半導体基板を有するコンデンサを用いない不揮発性の１Ｔ-ＤＲＡＭ。 - 特許庁

A memory cell 1 is a DRAM type storage cell comprising two NMOS transistors 10 and 11 and one capacitor element 12.例文帳に追加

メモリセル１は、２つのＮＭＯＳトランジスタ１０，１１と１つのキャパシタ素子１２によるＤＲＡＭ型記憶セルである。 - 特許庁