「DRAM」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

The compressed image data are transferred to the front engine 4, and recorded in a recording medium 9 together with the RAW images in the DRAM 4b.例文帳に追加

この圧縮画像データは、フロントエンジン４に転送され、ＤＲＡＭ４ｂ内のＲＡＷ画像とともに記録媒体９に記録される。 - 特許庁

To prevent reduction of potential difference between bit lines owing to the increase of coupling capacity between bit lines in a DRAM circuit.例文帳に追加

ＤＲＡＭ回路におけるビット線間のカップリング容量の増大に伴いビット線間の電位差の低減を回避する。 - 特許庁

To provide a method and a structure for a vertical DRAM device having a self-aligning function of shaping upper trench.例文帳に追加

自己整合された上部トレンチ整形を有する縦型ＤＲＡＭデバイスの方法および構造を提供すること - 特許庁

To conduct test of DRAM with a less number of input/output pins and simultaneously test a larger number of LSIs.例文帳に追加

より少ない数の入出力ピンでもってＤＲＡＭ部の検査を行い、それによって従来よりも多くの数のＬＳＩを同時に検査すること。 - 特許庁

In a DRAM, many global input-output line pairs GIO run on memory arrays among sub-word driver areas 24.例文帳に追加

このＤＲＡＭでは、多数のグローバル入出力線対ＧＩＯがサブワードドライバ領域２４間のメモリセルアレイ上を走る。 - 特許庁

A resistance produced by connecting a capacitive element of the DRAM and the semiconductor substrate by a plug can be optimized.例文帳に追加

また、ＤＲＡＭ部の容量素子と半導体基板とをプラグで接続することにより生じる抵抗を最適化する。 - 特許庁

The generator is characterized in that it has a storage means for storing in the SRAM and the DRAM the pattern data after interpreted.例文帳に追加

本装置は、パターンデータを解釈してＳＲＡＭ、ＤＲＡＭに格納する格納手段を有することを特徴とする装置である。 - 特許庁

The arbitrating circuit 250 monitors the signal AA and resets the signals ME-DRAM and BG-P1 after the address signals are transferred, thereby sending a bus grant signal BG-P2 to a 2nd bus master 220 having sent a 2nd bus request BR-P2 out.例文帳に追加

スレーブデバイスがデータアクノリッジ信号をアサートしている期間内に、バスマスタとの間でデータが転送される。 - 特許庁

When determining that conditions of shifting a DRAM 101 to a refresh mode are established, a power saving control circuit 213 of a DRAM controller 208 fixes the state of a signal output to each of data signal lines configuring a DRAM bus 115 to a Low level, and stops the supply of a reference voltage to each of the data signal lines configuring the DRAM bus 115 by a TV power source 106.例文帳に追加

ＤＲＡＭコントローラ２０８の省電力制御回路２１３は、ＤＲＡＭ１０１がリフレッシュモードに移行させるべき条件が成立したと判定した場合、ＤＲＡＭコントローラ２０８がＤＲＡＭバス１１５を構成する各データ信号線へ出力する信号の状態をＬｏｗレベルに固定するとともに、ＴＶ電源１０６によるＤＲＡＭバス１１５を構成する各データ信号線への基準電圧の供給を停止するように制御する構成を特徴とする。 - 特許庁

Depending on the circuit design of this SRAM cell, the sense amplifier of the DRAM is designed to have substantially the same configuration as the circuit of the SRAM.例文帳に追加

このＳＲＡＭセルの回路設計に応じて、ＤＲＡＭのセンスアンプを略同一構成となるよう設計する。 - 特許庁

The latter-half 2-data periods are read periods and the output o the DRAM blocks 70-73 and 80-83 is given to an output data conversion section 2.例文帳に追加

後半の２データ期間は読出し期間であって、ＤＲＡＭブロック７０〜７３，８０〜８３の出力を出力データ変換部２に送出する。 - 特許庁

In steps S1 to S3, compressed image data read out from a recording medium are expanded and are stored in the DISPLAY area of a DRAM.例文帳に追加

ステップＳ１乃至Ｓ３において、記録メディアから読み出された圧縮画像データが伸張され、ＤＲＡＭのＤＩＳＰＬＡＹエリアに記憶される。 - 特許庁

An OSD controller 12 generates a graphic display signal Vosd for OSD display based on the data stored in the DRAM 13.例文帳に追加

ＯＳＤコントローラ１２は、ＤＲＡＭ１３に格納されたデータに基づいて、ＯＳＤ表示用のグラフィック表示信号Ｖosdを生成する。 - 特許庁

To obtain a technique for reducing the area of a semiconductor chip without degrading the reliability of a DRAM.例文帳に追加

ＤＲＡＭの信頼度を低下させずに、半導体チップ面積を縮小することのできる技術を提供する。 - 特許庁

To provide a memory device manufacturing method for reducing a surface region of a DRAM access transistor.例文帳に追加

ＤＲＡＭ用アクセストランジスタの表面領域を小さくするメモリデバイスの製造方法を提供する。 - 特許庁

The BIOS is transferred from the FIFO buffer 26 to the DRAM in the execution order, and the BIOS is executed by the CPU.例文帳に追加

ＢＩＯＳは、実行順序にＦＩＦＯバッファ２６からＤＲＡＭに転送され、ＢＩＯＳがＣＰＵにより実行される。 - 特許庁

The received data processing part 24 deletes the data stored in the DRAM 21 if the data are not received completely.例文帳に追加

また、受信データ処理部２４は、データを全て受信しなかった場合に、ＤＲＡＭ２１に記憶されたデータを消去する。 - 特許庁

Consequently, only the communication system necessary at present is stored in the DRAM and current consumption can be reduced.例文帳に追加

これにより、現在必要な通信方式のみ、ＤＲＡＭに保持することになり、消費電流の削減が可能となる。 - 特許庁

At the same time, the player writes data posterior to the introductory part data of the music of the second MD in the DRAM 50 by performing the disk change to the second MD.例文帳に追加

同時に、２枚目のＭＤにディスクチェンジして、２枚目のＭＤの曲の導入部データ後のデータをＤＲＡＭ５０に書き込む。 - 特許庁

To maintain high performance of the MISFET of a logic circuit, and to reduce the leakage currents of the selected MISFET of a DRAM memory cell.例文帳に追加

ロジック回路のＭＩＳＦＥＴの高い能を維持しつつ、ＤＲＡＭメモリセルの選択ＭＩＳＦＥＴのリーク電流を低減する。 - 特許庁

To provide a RAM bus DRAM having a power saving function in which a setting time is short without being subject to restriction of a use time.例文帳に追加

使用時間の制限を受けなくてセッティング時間の早いパワーセーブ機能を有するランバスＤＲＡＭを提供する。 - 特許庁

The DRAM 10 is composed of a plurality of memory banks, a memory control part 50 controls reading and writing of image data to each memory.例文帳に追加

ＤＲＡＭ１０は複数のメモリバンクにより構成されており、メモリ制御部６０は各メモリへの画像データの読み出しと書き込みを制御する。 - 特許庁

To provide a DRAM in which an appropriate bit line reference potential can be set by using a dummy cell of a capacity coupling type.例文帳に追加

容量結合型のダミーセルを用いて適切なビット線の参照電位を設定することを可能としたＤＲＡＭを提供する。 - 特許庁

To further reduce a junction leakage in a MOSFET having a gate electrode of a polymetal structure, in particular, in a memory cell transistor of a DRAM.例文帳に追加

ポリメタル構造のゲート電極を有するＭＯＳＦＥＴ、特に、ＤＲＡＭのメモリセルトランジスタの接合リークをよりいっそう低減する。 - 特許庁

Consequently, data communication to be executed between each FIFO memory 51-56 and the synchronous DRAM 62 can be executed efficiently.例文帳に追加

そのため、各ＦＩＦＯメモリ５１〜５６と同期型ＤＲＡＭ６２との間で実行されるデータ通信を効率的に実行できる。 - 特許庁

To enhance the characteristics of a semiconductor integrated circuit device by reducing the leak current of a capacitor element employed in a DRAM memory cell, or the like.例文帳に追加

ＤＲＡＭメモリセル等に用いられる容量素子のリーク電流を低減し、半導体集積回路装置の特性の向上を図る。 - 特許庁

To provide a semiconductor device which meets minimum specifications of an input terminal capacitance corresponding to a reduction in the size of a chip such as a high-speed DRAM.例文帳に追加

高速ＤＲＡＭのようなチップサイズの縮小化に対応した入力端子容量の最小規格を満たす半導体装置を提供する。 - 特許庁

In this operation, an intermittent operation with which the reproducing operation of the mechanical unit part 60 is stopped, when the free capacity of the DRAM part 70 becomes lower than a fixed level.例文帳に追加

この動作において、ＤＲＡＭ部７０の空容量が一定以下になると、メカユニット部６０の再生動作を停止する間欠動作を行う。 - 特許庁

To improving the reliability and integration of a semiconductor integrated circuit device that has a three-dimensional capacitor such as a DRAM cell.例文帳に追加

ＤＲＡＭの様な立体状のキャパシタをもつ半導体集積回路装置の高信頼性を高め、更に集積密度を高める。 - 特許庁

A computer device 1 includes: a DRAM 4; a holding capability value acquisition part 6; a number determination part 7; and a control part 8.例文帳に追加

コンピュータ装置１は、ＤＲＡＭ４と、保持能力値取得部６と、個数決定部７と、制御部８とを備える。 - 特許庁

A large capacity DRAM block 14, to which access can be made from a logic circuit 13, is provided with a VBB power supply circuit 20.例文帳に追加

論理回路１３からアクセス可能な大容量ＤＲＡＭブロック１４は、ＶＢＢ電源回路２０を有している。 - 特許庁

To perform a write-in operation of data at high speed and surely in a synchronous DRAM writing data for each selected column.例文帳に追加

選択されたカラムごとにデータを書き込む同期型ＤＲＡＭにおいて、データの書込動作を高速かつ確実に行うことにある。 - 特許庁

To provide a low power DRAM in which power consumption accompanied by memory access can be reduced and its driving method.例文帳に追加

メモリアクセスに伴う電力の消費を低減できるＤＲＡＭ及びその駆動方法を提供すること。 - 特許庁

An imaging device drive system comprises an image pickup device 30, a DRAM 12, a timing control unit 17, and a memory control unit 21.例文帳に追加

撮像素子駆動システムは、撮像素子３０、ＤＲＡＭ１２、タイミング制御部１７、およびメモリ制御部２１を備える。 - 特許庁

To provide a semiconductor device and a method of manufacturing it, where a DRAM cell and a logic circuit are enhanced in operation speed without increasing manufacturing processes in number.例文帳に追加

製造工程数の増加を招くことなく、ＤＲＡＭセル及びロジック回路の高速化を可能とした半導体装置とその製造方法を提供する。 - 特許庁

To provide a manufacturing method for stably realizing DRAM of a high degree of integration, without impairing the reliability.例文帳に追加

高集積度のＤＲＡＭを、その信頼性を損なうことなく安定して実現する製造方法を提供する。 - 特許庁

Upon ending storage of the partial images P1-P5 in a DRAM 10, decision results at step S111 become YES.例文帳に追加

このようにして、部分画像Ｐ１〜Ｐ５をＤＲＡＭ１０内への保存が終了すると、ステップＳ１１１の判断がＹＥＳとなる。 - 特許庁

To provide a semiconductor storage device of high-integration such as a DRAM wherein a space for connection between a local data line and the main data line is provided.例文帳に追加

ローカルデータ線と主データ線の間の接続を行うスペースを設けたＤＲＡＭ等の高度に集積された半導体記憶装置を提供する。 - 特許庁

To provide an information processor capable of reducing the degradation of an access speed to a DRAM while encrypting an address.例文帳に追加

アドレスを暗号化しつつ、ＤＲＡＭへのアクセス速度の低下を低減することができる情報処理装置を提供する。 - 特許庁

To reduce decline of an accessing performance to an image memory at the time of image plane refreshing by using a single port DRAM as the image memory.例文帳に追加

画像メモリとしてシングルポートＤＲＡＭを使用する事による画面リフレッシュ時の画像メモリへのアクセス性能劣化を低減すること。 - 特許庁

To provide an image processing apparatus a transmission rate of pixel data from which to a memory such as a DDR-DRAM is enough to be lower than that of prior arts.例文帳に追加

ＤＤＲ−ＤＲＡＭ等のメモリとの間の画素データの伝送レートが従来よりも低くて済む画像処理装置を提供する。 - 特許庁

To provide structures of a plug, a capacitor and a wiring suited for a DRAM hybrid LSI, and a method for manufacturing it.例文帳に追加

ＤＲＡＭ混載ＬＳＩに適したプラグ，キャパシタ，配線層の構造及びその製造方法を提供する。 - 特許庁

To increase the defect relief efficiency of a DRAM, etc., which is equipped with redundant bit lines and adopts a hierarchical IO line system.例文帳に追加

冗長ビット線を備え、かつ階層化ＩＯ線方式をとるＤＲＡＭ等の欠陥救済効率を高める。 - 特許庁

A command to operate only the DRAM control circuit part is given to the DSP 16, then the reduction of the power consumption is attained.例文帳に追加

ＤＳＰ１６には、ＤＲＡＭ制御回路部分のみが動作するコマンドを与え、消費電力の低減を図る。 - 特許庁

To speed up the operation of an information processor while suppressing increase in the capacity of a DRAM by functioning as a secondary cache for a specific area.例文帳に追加

特定領域に対する２次キャッシュとして機能し、ＤＲＡＭの容量増加を抑えながら高速化を達成する。 - 特許庁