「DRAM」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

The semiconductor storage device includes a flash memory, a clock synchronization type DRAM, a control circuit which is bound to the flash memory and clock synchronization type DRAM, and controls access to the clock synchronization type DRAM and flash memory, and a plurality of input/output terminals bound to the control circuit.例文帳に追加

半導体記憶装置は、フラッシュメモリと、クロック同期型ＤＲＡＭと、前記フラッシュメモリ及び前記クロック同期型ＤＲＡＭに結合され、前記クロック同期型ＤＲＡＭ及び前記フラッシュメモリに対するアクセスを制御するための制御回路と、前記制御回路に結合された複数の入出力端子とを含む。 - 特許庁

When a refresh mode of the DRAM 212 is released, the DRAM controller 115 makes the terminal voltage supply means 209 start for supplying the power source, and the controller 115 makes the means 209 wait to access the DRAM 212, from the start of power source supply by the terminal voltage supply means 209 to the release state of refresh.例文帳に追加

ＤＲＡＭコントローラ１１５は、ＤＲＡＭ２１２のリフレッシュモードを解除するときに、終端電圧供給手段２０９に電源の供給を開始させ、終端電圧供給手段２０９が電源供給を開始してから、ＤＲＡＭ２１２がリフレッシュ解除状態となるまで、ＤＲＡＭ２１２に対するアクセスを待たせる。 - 特許庁

A semiconductor device for evaluation for evaluating the yield of the DRAM section of an integrated circuit device comprises gate wiring 11 for evaluation provided in a layer corresponding to the gate wiring layer of the DRAM section; and a source contact 12 for evaluation that corresponds to the source contact of a capacitor for composing the DRAM section and is connected to the gate wiring 11 for evaluation.例文帳に追加

集積回路装置のＤＲＡＭ部の歩留まりを評価するための評価用半導体装置は、ＤＲＡＭ部のゲート配線層に相当する層に設けられた評価用ゲート配線１１と、ＤＲＡＭ部を構成するキャパシタのソースコンタクトに相当し且つ評価用ゲート配線１１と接続された評価用ソースコンタクト１２とを備えている。 - 特許庁

Though not yet used in a product, IBM's amalgamation of SOI (silicon-on-insulator) and 0.15 um copper process makes embedded DRAMs feasible. 例文帳に追加

まだ製品には使われていないとはいえ, IBM社のSOIと0.15ミクロン銅配線技術の融合は, 埋め込み型DRAMを可能にする. - コンピューター用語辞典

Based on the decode signals, the selector circuits S1 to S12 output selectively the data output from the DRAM macro 2.例文帳に追加

セレクタ回路Ｓ１〜Ｓ１２は、そのデコード信号に基づきＤＲＡＭマクロ２から出力されたデータを選択して出力する。 - 特許庁

Based on the signal, a selector circuit ST outputs the signals output from the selector circuits S1 to S12 of the DRAM macro 2.例文帳に追加

セレクタ回路ＳＴは、その信号に基づいて、ＤＲＡＭマクロ２のセレクタ回路Ｓ１〜Ｓ１２から出力される信号を出力する。 - 特許庁

When the memory test of a DRAM macro 2 is performed, a macro selection signal MSL is input into a decode circuit DC2 for decoding.例文帳に追加

ＤＲＡＭマクロ２に対してメモリテストを行う場合、マクロ選択信号ＭＳＬをデコード回路ＤＣ２に入力してデコードする。 - 特許庁

A plurality of the gate electrodes 3 are formed on a semiconductor board 1 having a DRAM area 101 and a logic area 102.例文帳に追加

ＤＲＡＭ領域１０１およびロジック領域１０２を有する半導体基板１上に複数のゲート電極３を形成する。 - 特許庁

To provide a device to synchronize the output data and the data strobe signals of a double data rate (DDR) DRAM.例文帳に追加

ダブルデータレート（ＤＤＲ）ＤＲＡＭ用の出力データ及びデータストローブ信号を同期化させるための装置を提供する。 - 特許庁

The region averaging circuit 31 averages all the pseudo black pixel data and all the black pixel data stored in the DRAM 27.例文帳に追加

領域平均化回路３１はＤＲＡＭ２７に格納された全擬似黒色画素データと全黒色画素データを平均化する。 - 特許庁

Lastly, after completing the writing, the synchronous-type DRAM device is set from the refresh mode into the normal mode.例文帳に追加

最後に、書込みが完了たし後に、同期型ＤＲＡＭ装置はリフレッシュモードからノーマルモードに設定される。 - 特許庁

To provide a pseudo dual port DRAM which performs dual-port access properly while holding a clock cycle.例文帳に追加

クロックサイクルを保持しつつ、適度なデュアルポートアクセスを行える擬似的なデュアルポート型のＤＲＡＭを提供する。 - 特許庁

So, the gate electrode of each transistor CMOS part Rc and a gate electrode of DRAM memory cell are manufactured in a common process.例文帳に追加

よって、ＣＭＯＳ部Rcの各トランジスタのゲート電極とＤＲＡＭメモリセルのゲート電極とを共通の工程により製造することができる。 - 特許庁

This semiconductor integrated circuit device is connected with DRAM functioning as main memory and video memory and comprises a CPU and an LCD controller.例文帳に追加

主記憶及びビデオメモリとして機能するＤＲＡＭに接続され、ＣＰＵ、ＬＣＤコントローラを含む半導体集積回路装置である。 - 特許庁

BIT LINE SENSE AMPLIFIER DRIVE CONTROL CIRCUIT AND METHOD OF SYNCHRONOUS DRAM FOR SELECTIVELY SUPPLYING OPERATING VOLTAGE AND TEMPORARILY INTERRUPTING SUPPLY例文帳に追加

動作電圧を選択的に供給し、一時的に供給を中断する同期式ＤＲＡＭのビットラインセンスアンプ駆動制御回路及び方法 - 特許庁

The region averaging circuit 33 stores in a DRAM 27 pseudo black pixel data and black pixel data constituting the image data.例文帳に追加

領域平均化回路３３は画像データを構成する擬似黒色画素データと黒色画素データとをＤＲＡＭ２７に格納する。 - 特許庁

MULTI-BANK SCHEDULING TO IMPROVE PERFORMANCE ON TREE ACCESS IN DRAM BASED RANDOM ACCESS MEMORY SUBSYSTEM例文帳に追加

ＤＲＡＭベースのランダム・アクセス・メモリ・サブシステムでツリー・アクセスに関する性能を改善するためのマルチ・バンク・スケジューリング - 特許庁

To provide a method for synchronizing output data of a double data rate (DDR) DRAM and a data strobe signal.例文帳に追加

ダブルデータレート（ＤＤＲ）ＤＲＡＭの出力データ及びデータストローブ信号を同期化させるための方法を提供する。 - 特許庁

The delay lock loop in a DDR DRAM is locked by the external clock signals and generates internal interleaved clock signals.例文帳に追加

ＤＤＲ ＤＲＡＭ内の遅延ロックループは、外部クロック信号にロックされ、内部インタリーブクロック信号を発生させる。 - 特許庁

To provide a DRAM cell having a MOS capacitor that prevents a leakage current loss and its manufacturing method.例文帳に追加

漏れ電流損失を防止するＭＯＳキャパシターを有するＤＲＡＭセル及びその製造方法を提供する。 - 特許庁

The flash memory 11 stores the BIOS and an initial BIOS loader of a program for loading the BIOS in a DRAM.例文帳に追加

フラッシュメモリ１１には、ＢＩＯＳとＢＩＯＳをＤＲＡＭにロードするプログラムのイニシャルバイオスローダとが格納されている。 - 特許庁

RAM PROVIDED WITH LATENCY SYNCHRONIZED WITH MICROPROCESSOR AND SYSTEM PROVIDED WITH DATA PROCESSOR, SYNCHRONOUS DRAM, PERIPHERAL DEVICES AND SYSTEM CLOCK例文帳に追加

マイクロプロセッサと同期するレイテンシを備えたＲＡＭ、及びデ—タプロセッサ、シンクロナスＤＲＡＭ、周辺装置とシステムクロックを含むシステム - 特許庁

The programmable heavy-ion sensing device for accelerated DRAM soft error detection is provided.例文帳に追加

本発明の態様は、高速化されたＤＲＡＭソフト・エラー検出のためのプログラム可能な重イオン感知デバイスに関する。 - 特許庁

To provide a method for producing a tantalum oxide film having high permittivity and reduced leakage current suitable for use in high density DRAM.例文帳に追加

高密度化されたＤＲＡＭに使用するのに適した高誘電率を有し且つリーク電流の少ないタンタル酸化膜を製造する方法を提供する。 - 特許庁

STRUCTURE AND PROCESS FOR 6F2 TRENCH CAPACITOR DRAM CELL HAVING VERTICAL MOSFET AND 3F BIT LINE PITCH例文帳に追加

垂直ＭＯＳＦＥＴおよび３Ｆビット線ピッチを備えた６Ｆ２トレンチ・キャパシタＤＲＡＭセルのための構造およびプロセス - 特許庁

To capture write data appropriately into a DRAM device even if a command delay exceeds the domain of a reference clock.例文帳に追加

コマンド遅延が基準クロックのドメインを超えるような場合であっても、ＤＲＡＭデバイス側において適切にライトデータの取り込みを可能とすること。 - 特許庁

To provide technology capable of adopting an ESD element in a semiconductor integrated circuit device mounting DRAM and logic LSI.例文帳に追加

ＤＲＡＭとロジックＬＳＩとを混載した半導体集積回路装置において、ＥＳＤ素子を採用することのできる技術を提供する。 - 特許庁

SYNCHRONIZING DRAM HAVING TEST MODE WHICH CAN PERFORM AUTOMATIC REFRESH OPERATION BY EXTERNAL ADDRESS, AND AUTOMATIC REFRESH METHOD例文帳に追加

外部アドレスにより自動リフレッシュ動作が行えるテストモードを有する同期式ＤＲＡＭ及び自動リフレッシュ方法 - 特許庁

At this time, the decoded frames are re-encoded in an in-frame encoding unit 107, and re-encoded data is stored in the DRAM 112.例文帳に追加

このとき、復号化したフレームをフレーム内符号化部１０７で再符号化し、再符号化したデータをＤＲＡＭ１１２に記憶する。 - 特許庁

To provide a precharge technique for an integrated circuit device incorporating a DRAM apparatus and other mixed DRAMs.例文帳に追加

ＤＲＡＭ装置および他の混載ＤＲＡＭを組込んだ集積回路装置におけるプリチャージ技術を提供する。 - 特許庁

To obtain a semiconductor integrated circuit device incorporating DRAM in which current consumption in a standby state can be suppressed appropriately.例文帳に追加

スタンバイ状態のときの消費電流を適切に抑制できるＤＲＡＭ搭載半導体集積回路装置を得る。 - 特許庁

The W amplifier 72A amplifies the data DIAi supplied from the input control part 71 and supplies them to a first DRAM block 80.例文帳に追加

Ｗアンプ７２Ａは、入力制御部７１から供給されたデータＤＩＡｉを増幅して第１のＤＲＡＭブロック８０に供給する。 - 特許庁

To form control wiring between adjacent first wiring and second wiring without changing lateral intervals between adjacent storage capacitors of a DRAM memory cell.例文帳に追加

ＤＲＡＭメモリセルの隣接する蓄積容量間の横間隔を変えることなく、隣接する第１配線および第２配線間に制御配線を形成する。 - 特許庁

MASK FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND DRAM DEVICE MANUFACTURED BY THE METHOD例文帳に追加

半導体集積回路装置用マスク、および半導体集積回路装置の製造方法ならびにその製造方法によって製造されたＤＲＡＭ装置 - 特許庁

To facilitate planarization by stabilizing a capacity of a DRAM and reducing the difference in height between a memory cell part and a peripheral circuit part.例文帳に追加

ＤＲＡＭの容量を安定化し、メモリセル部と周辺回路部の高低差を小さくして平坦化を容易にする。 - 特許庁

An access controller A_CONT generates the address for performing control of total operation of CHIP 2 and access to the DRAM.例文帳に追加

アクセスコントローラＡ＿ＣＯＮＴはＣＨＩＰ２全体動作の制御と、ＤＲＡＭへアクセスを行うためのアドレスを発生する。 - 特許庁

The memory control unit 21 executes the refresh operation of the DRAM 12 when both the imaging device drive signal and the setting signal are not being received.例文帳に追加

メモリ制御部２１は、撮像素子駆動信号および設定信号の両方とも受信していないときに、ＤＲＡＭ１２のリフレッシュ動作を実行する。 - 特許庁

To provide a refresh control method in a multiport DRAM and a multiport memory system using its method.例文帳に追加

マルチポートＤＲＡＭでのリフレッシュ制御方法及びその方法を利用するマルチポートメモリシステムを提供する。 - 特許庁

The W amplifier 72B amplifies the data DIBi supplied from the input control part 71 and supplies them to a second DRAM block 90.例文帳に追加

また、Ｗアンプ７２Ｂは、入力制御部７１から供給されたデータＤＩＢｉを増幅して第２のＤＲＡＭブロック９０に供給する。 - 特許庁

A semiconductor integrated circuit device concerning this invention is equipped with; a DRAM 2 which contains a first storage area 2A and a second storage area 2B; and a control circuit 1.例文帳に追加

本発明に係る半導体集積回路装置は、第１記憶領域２Ａと第２記憶領域２Ｂを含むＤＲＡＭ２と、制御回路１とを備える。 - 特許庁

A gate oxide film is formed in the DRAM area 101 of a semiconductor substrate 1, and a first gate electrode 31 is formed on the gate insulation film.例文帳に追加

半導体基板１のＤＲＡＭ領域１０１に、ゲート酸化膜を形成し、このゲート絶縁膜の上に第１のゲート電極３１を形成する。 - 特許庁

After access to a first address and before access to a second address, it is determined whether precharge operation in a DRAM is necessary or not.例文帳に追加

第１のアドレスへのアクセス後、第２のアドレスへのアクセス前に、ＤＲＡＭにおいてプリチャージ動作が必要であるか否かを判定する。 - 特許庁

To provide digital rights management (DRAM) encryption and data protection for contents on a device without interactive authentication.例文帳に追加

対話式認証なしのデバイス上のコンテンツに関するデジタル権利管理（ＤＲＭ）暗号化および保護方法を提供する。 - 特許庁

The CLK synchronization SRAMIF 21 makes the PDPRAM 20 composed of the DRAM cell array operate as the pseudo-SRAM.例文帳に追加

ＣＬＫ同期ＳＲＡＭＩＦ２１は、ＤＲＡＭセルアレイで構成されているＰＤＰＲＡＭ２０を疑似的にＳＲＡＭとして動作させる。 - 特許庁

A digital camera has separately a CPU bus 1 connected with a ROM 4 and an image bus 2 connected with a DRAM 6.例文帳に追加

デジタルカメラにおいては、ＲＯＭ４を接続するＣＰＵバス１と、ＤＲＡＭ６を接続する画像バス２がそれぞれ個別に設けられている。 - 特許庁