「FERAM」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

An FeRAM is processed with an FIB etc., to remove both a portion on an upper electrode side and a portion on a lower electrode side from a ferroelectric film of the ferroelectric capacitor, and thus top and reverse surface of the ferroelectric film are exposed (step S1).例文帳に追加

ＦｅＲＡＭをＦＩＢ等により加工して、その強誘電体キャパシタの強誘電体膜より上部電極側の部分と下部電極側の部分とを共に除去し、その強誘電体膜の上下面を露出させる（ステップＳ１）。 - 特許庁

An optimum pulse width of a clock signal in which cross talk is not caused is recognized from the decided result S1 by a processor 14, optimum voltage Vcc2 of an operation clock signal CK1 of the FeRAM memory cell group 10 is obtained from this recognized optimum pulse width.例文帳に追加

プロセッサ１４で判定結果Ｓ１からクロストークが生じないクロック信号の最適なパルス幅を認識し、この認識された最適なパルス幅から、ＦｅＲＡＭメモリセル群１０の動作クロック信号ＣＫ１の最適電圧Ｖｃｃ２を求める。 - 特許庁

To increase a manufacturing yield of a Ti-Al alloy target for forming a film such as a Ti-Al-N film used for FeRAM (Ferroelectrics Random Access Memory) or DRAM, besides reducing an amount of the impurities, and to enhance the film quality.例文帳に追加

ＦｅＲＡＭやＤＲＡＭなどに使用されるＴｉ−Ａｌ−Ｎ膜などの成膜用のＴｉ−Ａｌ合金ターゲットにおいて、不純物量の低減を図った上で、ターゲットの製造歩留りを高めると共に、膜品質の向上などを図る。 - 特許庁

Bit line electric charges or a voltage is measured by comparing the bit line voltage and a series of reference voltages in a comparator type sense amplifier 130 and a reference voltage generator 140 employing the reading of electric charges from an FeRAM cell 110.例文帳に追加

比較器タイプのセンス増幅器１３０と基準電圧発生器１４０とが、ＦｅＲＡＭセル１１０からの電荷の読み出しを用いてビットライン電荷または電圧を、ビットライン電圧と一連の基準電圧とを比較することにより測定する。 - 特許庁

To form a conductive hydrogen barrier film with excellent step coverage in a via hole for exposing an upper electrode of a ferroelectric capacitor constituting an FeRAM, and to suppress reduction of a ferroelectric film in burying it with a tungsten film by a CVD method.例文帳に追加

ＦｅＲＡＭを構成する強誘電体キャパシタの上部電極を露出するビアホールに、優れたステップカバレッジで導電性水素バリア膜を形成し、タングステン膜により、ＣＶＤ法で埋め込む際の強誘電体膜の還元を抑制する。 - 特許庁

To provide an etching method capable of forming a capacitor in which the generation of a leakage current is suppressed by reducing the adhesion of reactive products to the sidewall of a pattern in the processing of an FeRAM device capacitor, capable of suppressing the generation of foreign substance and suitable for device mass production.例文帳に追加

ＦｅＲＡＭデバイスキャパシタ部の加工において、パターン側壁への反応生成物付着を低減して漏れ電流が生じないキャパシタ部を形成し、かつ異物の発生が少なくデバイス量産性に適したエッチング方法を提供する。 - 特許庁

As a result, if a resist is ashed or plasma-etched, charges resulting from these processes are removed through the TiN film 15 to reduce the plasma damage during etching and improve the characteristics of FeRAM memory cells.例文帳に追加

その結果、この後、レジストのアッシングやプラズマエッチングが行われたとしても、これらの処理の際に生じるチャージをＴｉＮ膜１５を介して除去することができ、エッチング時のプラズマダメージを低減させ、ＦｅＲＡＭのメモリセルの特性を向上させることができる。 - 特許庁

A shield film B1a having a Pb content larger than a capacitor insulating film 11a is formed under the lower electrode 10a of the capacitor C of a FeRAM memory cell and a shield film B2a having a Pb content larger than a capacitor insulating film 11a, is formed on the upper electrode 12a.例文帳に追加

ＦｅＲＡＭメモリセルのキャパシタＣの下部電極１０ａ下に鉛の含有量が容量絶縁膜１１ａより多いシールド膜Ｂ１ａを形成し、上部電極１２ａ上に鉛の含有量が容量絶縁膜１１ａより多いシールド膜Ｂ２ａを形成する。 - 特許庁

To provide a method which can separate a storing electrode not to generate scratch in a Pt layer of a storing electrode substance and does not generate a level difference between the storing electrode and an insulating film in a capacitor manufacturing process of a ferroelectric memory element (FeRAM).例文帳に追加

本発明は、強誘電体メモリ素子（ＦｅＲＡＭ）のキャパシタ製造工程中、貯蔵電極と絶縁膜との段差が発生しないと共に、貯蔵電極物質のＰｔ層にスクラッチが発生しないよう貯蔵電極を分離することができる方法を提供する。 - 特許庁

To suppress the occurrence of hillocks in a bottom electrode by making the bottom electrode such one that metal oxide crystal grains are distributedly precipitated in noble metal crystal grains which constitute the bottom electrode, in an FeRAM type or MFMIS-FET type semiconductor device.例文帳に追加

本発明は、ＦｅＲＡＭ型若しくはMFMIS-FET型の半導体装置において、下部電極を構成する貴金属結晶粒子の粒内に金属酸化物結晶粒子を分散して析出させた下部電極とすることで、下部電極のヒロックの発生を抑制することである。 - 特許庁

When the electrode 28 is formed of Ir of an Ir/IrO2, an SBT is used as the film 29, so that Ir precipitates in, for example, 6-inch wafer which is suppressed to 100 pieces or fewer, and the nondefective rate of an integrated FeRAM of 256 kbits can be set to 90% or higher.例文帳に追加

また、下部電極２８をＩrあるいはＩr/ＩrＯ_2によって形成した際に、誘電体膜２９としてＳＢＴを用いることによって、例えば６インチウェハにおけるＩr析出物を１００個以下に抑えて、２５６ｋビットの集積化ＦeＲＡＭの良品率を９０％以上にできる。 - 特許庁

Further, among the two data read for a 1st operation, the DRAM data to be also used for the next operation are temporarily held in a hold circuit 21 of an operation unit OU, and then, the data are re-written to the memory cells MC in a non-volatile manner as new FeRAM data to prepare for the next arithmetic operation.例文帳に追加

さらに、最初の演算のために読み出した２つのデータのうち、次の演算にも使用するＤＲＡＭデータを、演算ユニットＯＵの保持回路２１に一時的に保持した後、次の演算に備えて、新たなＦｅＲＡＭデータとして、メモリセルＭＣに不揮発的に書き戻すようにしている。 - 特許庁

In an FeRAM capacitor cell formed by sandwiching a ferroelectric layer 30 between a lower electrode layer 20 being connected with a word line W and an upper electrode layer 40 being connected with a bit line B, the boundary surface of the ferroelectric layer 30 and the upper electrode layer 40 is rugged in disorder.例文帳に追加

ワード線Ｗが接続される下部電極層２０と、ビット線Ｂが接続される上部電極層４０とを強誘電体層３０を挟んで積層してなるＦｅＲＡＭキャパシタセルにおいて、強誘電体層３０と上部電極層４０との積層面を、互いに入り乱れた凹凸形状とする。 - 特許庁

To provide a vaporizing device to vaporize and feed a film forming material to a film forming device such as a CVD on the practical level in the practical use of a ferroelectric memory (FeRAM) using SrBi2Ta2O9(SBT), Pb(Zr, Ti)O3(PZT), etc., of a non-volatile memory.例文帳に追加

不揮発性メモリーの、ＳｒＢｉ_２Ｔａ_２Ｏ_９（ＳＢＴ）、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３（ＰＺＴ）などを用いた強誘電体メモリー（ＦｅＲＡＭ）の実用化において、これらの膜を作成するための成膜原料を実用化レベルでＣＶＤのような成膜装置に気化させて供給するための気化装置を提供する。 - 特許庁

Since the NVM, a FeRAM for instance, for which erasure is not needed and direct rewrite by the byte unit is possible is utilized, the need of copying to a RAM is eliminated, and replacement with the simple processing of updating the invalid face of duplexed data and switching a valid face and the invalid face at last is possible in updating the data.例文帳に追加

消去が不要で、バイト単位での直接書き換えが可能なＮＶＭ、例えばＦｅＲＡＭなどを利用するので、ＲＡＭへのコピーが不要となり、データ更新時は二重化されたデータの無効面を更新し、最後に有効面と無効面を切り替えるといった単純な処理に置き換えることが可能である。 - 特許庁

To realize a ferroelectric multilayer structure having excellent heat resistance based on the theoretical consideration about the effect on potential, when two-dimensional load of the [111] axis and the vertical axis is loaded on the [111] oriented ferroelectric membrane and to inhibit the memorized information from vanishing due to the temperature rise of an FeRAM.例文帳に追加

強誘電体多層構造に関し、〔１１１〕配向した強誘電体膜に〔１１１〕軸と垂直な二次元応力を印加し、ポテンシャルに及ぶ影響を理論的に考察した結果を基にして耐熱性に優れた強誘電体多層構造を実現し、ＦｅＲＡＭの昇温に起因する記憶情報消失を抑止しようとする。 - 特許庁

Further, a dummy plug 40 which does not contribute to electric conduction of the FeRAM is provided in a circumference of the ferroelectric capacitor 4 so as to reduce the volume of a second interlayer dielectric 12 in comparison with the case that the dummy plug 40 is not provided, thereby suppressing deterioration of the ferroelectric capacitor 4 due to moisture contained in the second interlayer dielectric 12.例文帳に追加

さらに、強誘電体キャパシタ４の周辺に、ＦｅＲＡＭの電気伝導には寄与しないダミープラグ４０を設けることにより、ダミープラグ４０を設けなかった場合に比べて第２層間絶縁膜１２の体積を減らし、第２層間絶縁膜１２に含まれる水分に起因した強誘電体キャパシタ４の劣化を抑える。 - 特許庁

The ferroelectrics memory cell used for an FeRAM element includes a first active region 10 including the gate of a depletion type transistor, a second active region 20 including the gate of an enhancement type transistor and abutting on the first active region 10, a word line 66 connected with the gates of the depletion type and enhancement type transistors, and a ferroelectrics capacitor for storing data therein and connected with the drain of the enhancement type transistor.例文帳に追加

ＦｅＲＡＭ素子に用いられる強誘電体メモリセルにおいて、空乏形トランジスタのゲートを含む第１活性領域１０と、エンハンスメント形トランジスタのゲートを含んで、前記第１活性領域と接する第２活性領域２０と、前記空乏形トランジスタのゲート及び前記エンハンスメント形トランジスタのゲートが接続されているワードライン６６と、データを貯蔵し、前記エンハンスメント形トランジスタのドレインに接続された強誘電体キャパシタとを含んでなる。 - 特許庁