「LOGICAL VARIABLE」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a logical circuit optimizing method for improving efficiency in using variable logical elements of a logical emulation device.例文帳に追加

論理エミュレーション装置の可変論理素子の使用効率を向上できる論理回路最適化方法を提供する。 - 特許庁

In a test response pattern 104, when the logical value of a bit position (i) is 0, it is replaced with a logical variable di, and when the logical value of a bit position (j) is 1, it is replaced with a logical variable/dj.例文帳に追加

テスト応答パターン１０４において、ビット位置ｉの論理値が０であれば論理変数ｄｉで置換し、ビット位置ｊの論理値が１であれば論理変数／ｄｊで置換する。 - 特許庁

FILE SYSTEM HAVING VARIABLE LOGICAL STORAGE BLOCK SIZE例文帳に追加

可変の論理ストレージブロックサイズを有するファイルシステム - 特許庁

Thus, flexibility is improved when the clusters are allocated to the variable logical elements (e.g., FPGA) of the logical emulation device.例文帳に追加

論理エミュレーション装置の可変論理素子（例えば、ＦＰＧＡ）にクラスタを割り付ける際の自由度を向上できる。 - 特許庁

A logical operation device performs the mask processing of each variable with the same mask value as the data length of each variable of a software, and converts a logical operation instruction included in software processing in which the variable is mask processed.例文帳に追加

ソフトウェアの各変数のデータ長と同一のマスク値により、各変数のマスク処理を行い、変数がマスク処理されたソフトウェアの処理に含まれる論理演算命令を変換する。 - 特許庁

a symbol (like x or y) that is used in mathematical or logical expressions to represent a variable quantity 例文帳に追加

数学あるいは論理学表現で用いられる（xやyのような）記号で、変動量を示す - 日本語WordNet

To safely implement a logical operation by performing mask processing on a variable with an optional data length.例文帳に追加

任意のデータ長の変数に対してマスキング処理を施し、論理演算を安全に実装する。 - 特許庁

A predicative expression conversion part 105 obtains an external variable logical expression that is a partial logical expression depending only on a prescribed restriction variable in an event pattern predicative expression, and generates a Boolean value replacement predicative expression wherein the external variable logical expression is replaced to a Boolean value about a combination of values obtainable as an evaluation result of the external variable logical expression.例文帳に追加

述語式変換部１０５は、イベントパターン述語式において、所定の束縛変数にのみ依存する部分論理式である外変数論理式を求め、当該外変数論理式の評価結果として取りうる値の組み合わせについて、当該外変数論理式をブール値に置き換えたブール値置換述語式を生成する。 - 特許庁

A logical expression substitution unit 103 substitutes a part of a logical expression input by a logical expression input unit 102 or an objective function approximation polynomial from an objective function modeling unit 101 with a substitution variable.例文帳に追加

論理式置換部１０３は、論理式入力部１０２で入力された論理式又は目的関数モデル化部１０１からの目的関数近似多項式の一部を置換変数にて置換する。 - 特許庁

To partially reduce a load in function setting with respect to variable logic by allowing a storage circuit for attaining a variable logical function to be treated as a circuit equivalent to a logical circuit.例文帳に追加

可変論理機能を実現するための記憶回路を論理回路と等価な回路として扱うことができ、可変論理に対する機能設定の負担を部分的に軽減する。 - 特許庁

Thus, by performing the mask processing of each variable with the same mask value as the data length of each variable of the software, the mask processing can be performed on the variable with the optional data length, and the logical operation can be safely executed.例文帳に追加

したがって、ソフトウェアの各変数のデータ長と同一のマスク値により、各変数のマスク処理を行うため、任意のデータ長の変数に対してマスキング処理を施し、論理演算を安全に実行することができる。 - 特許庁

The record number data structure is either variable or fixed-length records stored in a flat-file format, accessed by the logical record number. 例文帳に追加

レコード番号データ構造は、フラットなファイル形式に格納された可変長/固定長レコードからなり、論理レコード番号でアクセスされる。 - JM

METHOD FOR CONSTITUTE VARIABLE CONFIGURATION SYSTEM, CONFIGURATION MANAGER, LOGICAL UNIT AND SYSTEM例文帳に追加

可変コンフィギュレーション装置を構成する方法、コンフィギュレーションマネジャ、論理装置及びシステム - 特許庁

In the logical level conversion circuit 5, an output signal 8 from a voltage controlled oscillator of a phase synchronization circuit is inputted to a variable threshold inverter 51.例文帳に追加

論理レベル変換回路５では、位相同期回路の電圧制御発振器の出力信号８が閾値可変インバータ５１に入力される。 - 特許庁

In a setting part 203, input patterns P1 and P2 are set by substituting an arbitrary logical value for/in a variable in the verification scenario S.例文帳に追加

設定部２０３で検証シナリオＳ内の可変の値に任意の論理値を与えることによって入力パターンＰ１，Ｐ２を設定する。 - 特許庁

To change a variable for verification while confirming influence to the activation state of a logical value to be verified.例文帳に追加

検証対象の論理値の活性化状態に対する影響を確認しながら、検証用変数を変更可能にする。 - 特許庁

To add a variable,select BPEL Logical View in the Navigator, expand your BPEL Module project's node,right-click the Variables node and choose Add Variable. 例文帳に追加

変数を追加するには、「ナビゲータ」で「BPEL 論理ビュー」を選択し、BPEL モジュールプロジェクトのノードを展開して、変数ノードを右クリックし、「変数を追加」を選択します。 - NetBeans

A quantifier elimination unit 104 eliminates a design variable to which a quantifier is attached from the logical expression obtained by the substitution to thereby generate a relational expression including the substitution variable and the design variables without any attached quantifier.例文帳に追加

限量記号消去部１０４は、置換により得られる論理式から、限量記号が付された設計変数を消去することにより、置換変数及び限量記号が付されていない設計変数を含む関係式を生成する。 - 特許庁

In the same way, the part to be replaced with the intermediate variable is searched and the part to which the multi-stage logical optimization is applied is replaced with an intermediate variable to obtain the final BDD (S3).例文帳に追加

同様に中間変数に置き換えられる部分を探索して、多段論理最適化を適用する部分で中間変数で置き換えられ、最終的なＢＤＤになる（ステップＳ３）。 - 特許庁

The processor 102 allows data written in the logical variable length storage device from the processor 101 to reside in the disk cache 107 and transfers data allowed to reside in the cache 107 in the case of reading out data from the logical fixed length storage device of the open system host 160.例文帳に追加

また、記憶制御プロセッサ１０２は、プロセッサ１０１から論理可変長記憶装置にライトされたデータをディスクキャッシュ１０７へ常駐させ、オープン系ホスト１６０の論理固定長記憶装置へのリードに対して、ディスクキャッシュ１０７に常駐させたデータを転送する。 - 特許庁

In response to writing performed into a global variable, in a simulation system, for an entry to a read table of each logical process, if an invalid entry is found in the read table by comparing entries in the write table, a doubt message is issued to a logical process related to the read table, and the logical process having received the doubt message performs necessary rollback processing.例文帳に追加

大域変数に書込みがあったことに応答して、シミュレーション・システムは、各論理プロセスの読取りテーブルのエントリに対して、書込みテーブルのエントリを比較し、無効なエントリが読取りテーブルに見つかると、その読取りテーブルに関連する論理プロセスに、ダウト・メッセージが出され、ダウト・メッセージを受け取った論理プロセスは、必要なロールバック処理を行う。 - 特許庁

According to the service ratio of a logical computer, a time-slice time allotted to each time is made variable to equalize the scheduling frequency in a fixed time which is different with the service ratio of the logical computer, and thus the scheduling pattern of the logical computer always has the same interval, thereby carrying out the scheduling on a first-in first-out (FIFO) basis.例文帳に追加

論理計算機のサービス比によって、一回に割り当てるタイムスライス時間を可変的な値とし、論理計算機のサービス比によって異なっていた一定時間におけるスケジューリング回数を同一とし、論理計算機のスケジューリングパターンが常に同一間隔となるように制御し、先入れ先出し（ＦＩＦＯ）によりスケジューリングする。 - 特許庁

A buffer management part 3 and a down-counter part 4 are associated with each of logical links stored in a physical link, and a down-counter part 4 adds variable length packet length outputted to the corresponding logical link to a count value, and subtracts the count value according to the band speed of the corresponding logical link, and decides whether or not the count value exceeds a threshold.例文帳に追加

バッファ管理部３とダウンカウンタ部４は物理リンクに収容された各論理リンクに対応付けられ、ダウンカウンタ部４が対応する論理リンクに出力された可変長パケット長をカウント値に加算し、対応する論理リンクの帯域速度に応じてカウント値を減算し、カウント値が閾値を超えているか否かを判定する。 - 特許庁

An arbiter part 5 selects the logical link which outputs a packet the next, and makes a variable length packet buffer part 1 output the packet to the logical link based on packet presence/absence information EX showing whether or not any packet exists in the variable length packet buffer part 1, counter value information BSIZE showing the count value and threshold excess information BP showing the result of decision.例文帳に追加

アービタ部５は可変長パケットバッファ部１にパケットが存在するか否かを示すパケット有無情報ＥＸと、カウント値を示すカウンタ値情報ＢＳＩＺＥと、判定の結果を示す閾値超過情報ＢＰとに基づいて、つぎにパケットを出力する論理リンクを選択して論理リンクへのパケットを可変長パケットバッファ部１に出力させる。 - 特許庁

The print control system 1 separates the variable part and the fixed part of print data based on logical information and layout information capable of discriminating the fixed part and the variable part and registers print data of the fixed part previously in a storage device 3 on the printer 2 side.例文帳に追加

印刷制御システム１は、印刷物の１ページ目の処理で論理情報と固定部、可変部を区別可能なレイアウト情報とに基づいて印刷データの可変部と固定部とを分離させ、固定部の印刷データを印刷装置２側の記憶装置３に事前登録させる。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, DIGITAL CAMERA, DIGITAL VIDEO CAMERA, COMPUTER SYSTEM, MOBILE COMPUTER SYSTEM, LOGICAL VARIABLE LSI DEVICE, IC CARD, NAVIGATION SYSTEM, ROBOT, IMAGE DISPLAY DEVICE, AND OPTICAL DISK STORAGE例文帳に追加

半導体集積回路装置、デジタルカメラ、デジタルビデオカメラ、コンピュータシステム、携帯コンピュータシステム、論理可変ＬＳＩ装置、ＩＣカード、ナビゲーションシステム、ロボット、画像表示装置、光ディスク記憶装置 - 特許庁

To provide a method capable of reducing the number of elements to be used by the variable logical part of a reconstitution validating device using a threshold element and a circuit for realizing its method.例文帳に追加

しきい素子を用いた再構成可能デバイスの可変論理部において、使用する素子数を低減することができる方法とその方法を実現する回路を提供することを目的とするものである。 - 特許庁

A semiconductor device includes a plurality of function reconstitution cells having the storage circuit and a control circuit in order to attain the variable logical function, so as to autonomously control the reading address of the storage circuit storing truth value data by the function re-constitution cells themselves.例文帳に追加

可変論理機能を実現するために記憶回路と制御回路を有する機能再構成セルを複数個備え、真理値データを格納する記憶回路の読み出しアドレスを機能再構成セルそれ自体で自律的に制御する。 - 特許庁

The LBA (Logical Block Address) of a hard disk is used for the initial vector and the initial vector is made variable, thereby improving the cipher strength and providing the data encryption apparatus with the high cipher strength.例文帳に追加

初期ベクトルにハードディスクのＬＢＡ（Ｌｏｇｉｃａｌ Ｂｌｏｃｋ Ａｄｄｒｅｓｓ）を使用して、初期ベクトルを可変にすることで暗号強度を向上させ、暗号強度の強いデータ暗号化装置を提供する。 - 特許庁

A part to which the multi-stage logical optimization is applied is extracted from the BDD expression and replaced with an intermediate variable to generate a new BDD (S2).例文帳に追加

ＢＤＤ表現から、多段論理最適化を適用する部分を抽出し、その部分を中間変数に置換して、ＢＤＤを新たに生成する（ステップＳ２）。 - 特許庁

The intermediate variable serving as the input of the circuit consisting of the MUX cell that is generated from the BDD is replaced with a circuit which is optimized by the multi-stage logical optimization (S5).例文帳に追加

ＢＤＤから生成されたＭＵＸセルで構成される回路の入力となっている中間変数を多段論理最適化により最適化により最適化された回路で置換する（ステップＳ５）。 - 特許庁

The decision results 13, 18 and 19 of the I/O pins of the DUT blocks A, B and D are stored into a data storage memory 4 and the decision results of the I/O pins of the DUT block B are stored into a logical variable storage memory 19.例文帳に追加

そしてＤＵＴブロックＡ、Ｃ、ＤのＩ／Ｏピンの判定結果１３、１８、１９をデータ格納メモリ４に格納し、ＤＵＴブロックＢのＩ／Ｏピンの判定結果を論理変数格納メモリ９に格納する。 - 特許庁

The semiconductor device has a non-volatile memory unit (8) having a rewritable non-volatile memory cell, and a variable logic unit (3) of which the logic function can be decided in accordance with logical configuration definition data loaded into a plurality of memory cells.例文帳に追加

書換え可能な不揮発性メモリセルを有する不揮発性メモリユニット（８）と、複数の記憶セルにロードされる論理構成定義データに従って論理機能が決定される可変論理ユニット（３）とを有する。 - 特許庁

To provide a packet reading controller for outputting a variable length packet according to the band speed of each of a plurality of logical links stored in a physical link at an arbitrary band speed.例文帳に追加

任意の帯域速度の物理リンクに収容される複数の論理リンクの帯域速度に応じて可変長パケットを出力するパケット読み出し制御装置を得ること。 - 特許庁

A CPU 401 of a printer 400 produces an object indicating logical sum of variable objects included in a variable printing job, mirror-image inverts the produced object, fills the mirror-image inverted object with a predetermined filling pattern, and controls the filled object to be arranged on a rear surface of a surface where the variable objects are arranged and to be printed.例文帳に追加

印刷装置４００のＣＰＵ４０１が、バリアブル印刷ジョブに含まれる各バリアブルオブジェクトの論理和を示すオブジェクトを生成し、該生成したオブジェクトを鏡像反転し、該鏡像反転したオブジェクトを予め定められた塗りつぶしパターンで塗りつぶし、該塗りつぶしたオブジェクトを、前記各バリアブルオブジェクトが配置される面の裏側面に配置して印刷するように制御する。 - 特許庁

For each global variable used in a logical process (LPn), writing of a value into a global variable is performed by writing write time and a write value thereof into a write table 1012, and reading of a value of a global variable is performed by reading of a value from the write table, and writing the time required therefor and a read value into a read table 1014.例文帳に追加

論理プロセス（ＬＰｎ）が使用する大域変数毎に、大域変数への値の書込みは、その書込み時間と書込み値を書込みテーブル１０１２に書き込むことで行い、また、大域変数の値の読取りは、その書込みテーブルからの値の読取りと、そのときの時間と読取った値を、読取りテーブル１０１４に書込むことで行う。 - 特許庁

A transmission circuit for transmitting data by using an impulse includes: a variable delay circuit 11 for defining a clock as an input and delaying the clock according to the data; and a logic circuit 12 for defining the clock and the output of the variable delay circuit as inputs and outputting the impulse by taking logical AND of the clock and the output of the variable delay circuit.例文帳に追加

インパルスを使用してデータを送信する送信回路であって、クロックを入力とし、前記データに応じて該クロックを遅延する可変遅延回路１１と、前記クロックおよび前記可変遅延回路の出力を入力とし、該クロックおよび該可変遅延回路の出力の論理を取ってインパルスを出力する論理回路１２と、を備えるように構成する。 - 特許庁

In the main frame host 100, a storage control processor 102 emulates an FBA disk device 150 and a disk cache 107 built in a main storage 103 as logical variable length storage devices for a processor 101 and emulates the device 150 and the cache 107 as logical fixed length storage devices for the open system host 160.例文帳に追加

メインフレームホスト１００において、記憶制御プロセッサ１０２は、FBAディスク装置１５０と主記憶１０３上に設けたディスクキャッシュ１０７を、プロセッサ１０１に対しては論理可変長記憶装置としてエミュレートし、オープン系ホスト１６０に対しては論理固定長記憶装置としてエミュレートする。 - 特許庁

Since the pulse width is expanded by the pulse width expanding logic circuit 23 and also a signal with an expanded pulse width and a timing control signal for performing logical operation are constituted of plural signals of different frequencies, a variable control range of the a change-over timing of an analog switch can be extended.例文帳に追加

パルス幅拡張用論理回路２３でパルス幅を広げるとともに、パルス幅を広げた信号と論理演算を行うタイミング制御信号を周波数の異なる複数の信号で構成するため、アナログスイッチＳＷの切替タイミングの可変制御範囲を広げることができる。 - 特許庁

To reduce the processing time of assignment operation processing by unnecessitating to repeatedly performing plural processing such as to check a variable value and to trace the address of a selection destination of a '0' or '1' branch when a logical function is expressed by a BDD(binary decision graph) and a assignment operation is performed.例文帳に追加

論理関数をＢＤＤ（二分決定グラフ）で表現して代入演算を行う際に、変数の値をチェックして０枝または１枝の選択先の番地をたどるという複数の処理を繰り返し行うことを不要とし、代入演算処理の処理時間を短縮する。 - 特許庁

To provide a dimmer system for an electrodeless lamp which easily control the brightness of the lamp by varying an electric current flowing through the lamp according to the number of zones with high logical values of variable pulse signals to be inputted after the lamp has been lit.例文帳に追加

ランプ点灯後、入力される可変パルス信号のハイ論理値を有する区間の数によってランプに流れる電流の大きさを可変させてランプの明るさを容易に制御できる無電極ランプ用調光装置を提供する。 - 特許庁

A packet data arrangement control circuit 1 is provided with FIFO memories 19-11-19-1M-19-N1-19-NM that store data bytes in M-byte width resulting from parallel processing applied to variable length packets in the unit of M sets without a gap by each logical channel in a state that pad bytes between user packet frames of the variable length packet are eliminated.例文帳に追加

パケットデータ配列制御回路１は、可変長パケットをパラレル化したＭバイト幅のデータバイトを可変長パケットのユーザパケットフレームの間のパッドバイトが取り除かれた状態で論理チャネル毎に隙間なくＭ個単位で保持するＦＩＦＯメモリ１９−１１〜１９−１Ｍ〜１９−Ｎ１〜１９−ＮＭを備えている。 - 特許庁

To provide a packet processing apparatus and a packet processing method for dividing variable length packets into fixed length data, writing the data to a shared memory, and then reading the data that can eliminate an access time to padding data, the access time being a cause to inefficiency of prior arts, so as to enhance the logical throughput of the shared memory.例文帳に追加

本発明は可変長パケットを固定長データに分割して共有メモリに書込んで読出しを行うパケット処理装置及びパケット処理方法に関し，従来の不効率の発生要因であるパディングへのアクセス時間を無くし，共有メモリの論理スループットを向上することを目的とする。 - 特許庁

A threshold element circuit is applied to the reconstructable integrated circuit, makes configuration data constituting logical function multivalued multibit representation of a binary variable, reduces the number of threshold elements by using differential operation about an input state, and has, that is, a terminal connected to an electric potential whose value is fixed during performing function in an input terminal of a threshold element circuit of a second stage.例文帳に追加

再構成可能集積回路に適用されるしきい素子回路について、論理関数機能を構成する構成データを２値変数の多ビット表現によって多値化し、また、入力状態に関する差分演算機能を用いることによって、しきい素子数を低減する回路であり、つまり、２段目のしきい素子回路の入力端子に、関数機能を実行する期間中に値が固定されている電位に接続される端子を有する回路である。 - 特許庁