「MSb」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The MSB in the Index bit of the address for cache access and the LSB in the Tag bit are used in duplicate, and the bit length of the Tag bit is extended by one bit.例文帳に追加

また、キャッシュアクセスのためのアドレスのＩｎｄｅｘビットのＭＳＢとＴａｇビットのＬＳＢを重複して使用して、Ｔａｇビットのビット長を１ビット拡張する。 - 特許庁

A generator matrix for encoding, generated by the basic operation of the conventional basis sequence, can provide more protection for a most significant bit (MSB).例文帳に追加

符号化のための生成行列は、従来の基底シーケンスの基本オペレーションによって生成されて、より多くの保護を最上位ビット（ＭＳＢ）に提供することができる。 - 特許庁

In a period from the reduction to the restoration, BS 10 reassigns the radio resources assigned to MSA 13A where the resending request occurs to another MSB 13B.例文帳に追加

その縮小から復元までの間は、ＢＳ１０により、再送要求があったＭＳＡ１３Ａに割当てられている無線資源をたとえば他のＭＳＢ１３Ｂへ再割当てする。 - 特許庁

In the case the I signal and the Q signal are positive, the ground wave digital television broadcasting receiver performs retrieval in order of an MSB, first specifies a bit having '1' and then extracts three bits with this bit as a center.例文帳に追加

Ｉ信号およびＱ信号が正の場合、ＭＳＢから順に検索し、最初に「１」のあるビットを特定し、このビットを中心として３ビットを抽出する。 - 特許庁

When the collating necessity and non-necessity flat is rewritten, deletion processing for making all bits in the unit region Ux '1' is done and then a desired flag is set in the MSB.例文帳に追加

照合要否フラグを書き換える際には、単位領域Ｕｘ内の全ビットを“１”にする消去処理を行った後、ＭＳＢに所望のフラグを設定する。 - 特許庁

Image data stored in a frame memory 2 are properly read out and the image data of a reference block are supplied to a bit mask circuit 21, which sets the data of bits to '0' from the LSB to the MSB by as many as specified with the control signal from a power control circuit 23 and supplies them to a moving vector detecting circuit 11.例文帳に追加

フレームメモリ２に記憶されている画像データは、適宜読み出され、そのうちの基準ブロックの画像データは、ビットマスク回路２１に供給され、そこで、電力制御回路２３からの制御信号により指定された数分だけ、LSBからMSBに向かう順番で、ビットのデータが”０”と設定され、動きベクトル検出回路１１に供給される。 - 特許庁

To provide a coder and a decoder by which data coded by ADRC system are divided by each bit planes of the MSB, 2nd MSB,..., LSB, the data can be compressed at a high compression rate by applying run-length coding processing and Huffman coding processing to them, and deterioration in decoding the capability of the data on the occurrence of an error can be minimized.例文帳に追加

ＡＤＲＣ方式で符号化したデータをＭＡＢ、２ｎｄＭＳＢ、・・・・ＬＳＢ毎のビットプレーンで分割し、これらについて夫々ランレングス符号化処理及びハフマン符号化処理を行うことで、高い圧縮率を以てデータを圧縮できると共に、エラー発生時のデータの復元力の低下を最小限とすることができるようにする。 - 特許庁

The image data with the rearranged bit strings are recorded in a first recording area 21 from an MSB side of the image data by prescribed bits by the operation of a first recording means 13.例文帳に追加

ビット列が並び替えられた画像データは、第１の記録手段１３の作動により、画像データのＭＳＢ側から所定ビット分が第１の記録領域２１に記録される。 - 特許庁

When Singbit continues consecutively for four or more from MSB in the fixed point system, the data is set to data of 11 bits in the fixed point system which is shifted to the right by 8 bits.例文帳に追加

固定小数点方式で、入力データにＭＳＢからＳｉｇｎｂｉｔが連続４つ以上続いている場合、８ｂｉｔ右にシフトした１１ｂｉｔの固定小数点データとする。 - 特許庁

Arithmetic equipment 104 executes the mod2 addition of MSB (most significant bit) of arithmetic data stored in an arithmetic data storage part 101 with input data stored in an in put data storage part 102.例文帳に追加

演算器１０４にて、演算データ記憶部１０１に格納された演算データのＭＳＢと、入力データ記憶部１０２に格納された入力データとのｍｏｄ２加算を行う。 - 特許庁

When the signal 526 shifts a marker bit to the MSB of the resister 580, a full signal 182 is activated and a trace end event is caused.例文帳に追加

トレース終了条件に出会うと、作成した分岐履歴値を使用して実行されたトレースを逆アセンブルすることによって実行された命令を復元して、コード・キャッシュに記憶する。 - 特許庁

In the buffer circuit 300, the output of the tristate buffer corresponding to the line more on the MSB side than the line to which the input line is connected among the output lines is set to high impedance.例文帳に追加

バッファ回路３００は、出力ラインのうちの入力ラインが接続されたラインよりもＭＳＢ側のラインに対応するトライステートバッファの出力がハイインピーダンスに設定される。 - 特許庁

A reception section 31 particularizes the module the MSB of which is logically inverted on the basis of address data multiplexed with the HD-SDI signals S3 and decodes the received signal depending on the result.例文帳に追加

受信部３１では、ＨＤ−ＳＤＩ信号Ｓ３に多重化されたアドレスデータを基に、上記論理値が反転されたモジュールを特定し、その結果に基づいて復号を行う。 - 特許庁

The most significant bit of a signal converted into a digital signal by an A/D conversion section 71 and supplied to a register 72 is extracted by an MSB extraction section 73, and supplied to an n-bit string holding section 74.例文帳に追加

Ａ／Ｄ変換部７１でデジタル信号に変換され、レジスタ７２に供給された信号の最上位ビットが、ＭＳＢ抽出部７３により抽出されて、ｎビット列保持部７４に供給される。 - 特許庁

The decomposed bit planes are ordered from MSB to LSB according to coding order, and layers, e.g. from the most significant layer 0 to the least significant layer 9 are constituted by using the ordered bit planes.例文帳に追加

分解したビットプレーンを符号化順序に応じてＭＳＢからＬＳＢまで順位付けし、順位付けされたビットプレーンにより、例えば最上位レイヤー０から最下位レイヤー９までのレイヤーを構成する。 - 特許庁

Parallel data in 2 bits generated by applying error correction coding to a real time packet TP1 are inserted to two bits at the MSB (Most Significant Bit) side of 6-bit input to a 64QAM modulator 706.例文帳に追加

リアルタイムパケットＴＰ１を誤り訂正符号化することにより生成した２ビットのパラレルデータを、６４ＱＡＭ変調器７０６の６ビット入力のうちのＭＳＢ（Most Significant Bit）側の２ビットに入力している。 - 特許庁

Selection circuits 310 to 313 which are arranged in accordance with the serial devices 300 to 303 detect whether the self-devices are selected or not based on MSB of a plurality of the signal lines.例文帳に追加

シリアルバスデバイス３００〜３０３の各々に対応して設けられた選択回路３１０〜３１３は、複数の信号線のＭＳＢに基づいて自身のデバイスが選択されたか否かを検出する。 - 特許庁

The weighting selection circuit assigns two PMOS transistors to bit 2 of the 4-bit counter 33p, four PMOS transistors to bit 3, and eight PMOS transistors to bit 4 (MSB).例文帳に追加

重み付け選択回路３３ｐは、４ビットカウンタ３３ｐのビット２には、２つのＰＭＯＳトランジスタ、ビット３には、４つのＰＭＯＳトランジスタ、ビット４（ＭＳＢ）には、８つのＰＭＯＳトランジスタを割り当てる。 - 特許庁

To provide a signal processor which performs parallel/serial conversion, can reduce the number of gates and power consumption and can perform changeover between MSB first and LSB first with a simple configuration.例文帳に追加

パラレル／シリアル変換を行う信号処理装置において、ゲート数および消費電力を削減することができるとともに、ＭＳＢファーストとＬＳＢファーストとの切換えを簡単な構成で可能とする。 - 特許庁

Analog switches S [S1 (MSB)-S12 (LSB)] are respectively correspond to the respective bits of 12-bit digital input and corresponding to whether the relevant bit is '1' or '0', a reference voltage source Vref is respectively switched to the ground.例文帳に追加

アナログスイッチＳ〔Ｓ１（ＭＳＢ）〜Ｓ１２（ＬＳＢ）〕はそれぞれ１２ビットディジタル入力の各ビットに対応し、当該ビットが“１”か“０”かに応じて、それぞれ基準電圧源Ｖｒｅｆかグランドに切替えられる。 - 特許庁

For example, when an operation Ac1 of the triple time switch MSb is done at some points t1 to t2 of time during the automatic accompaniment, the (n)th measure including the points t1 to t2 of time is changed to triple time (Fig. (2)).例文帳に追加

例えば、自動伴奏中の或る時点ｔ１〜ｔ２で３拍子スイッチＭＳｂの操作Ａｃ１があると、その操作時点ｔ１〜ｔ２を含む第ｎ小節が３拍子に変更される〔（２）〕。 - 特許庁

If the bits of the same value continue with the higher n+1 bits, the data stored in an input register 11 is shifted by n bits to the MSB side, and a flag of 1 bit for indicating the fact of a shift has been formed.例文帳に追加

上位ｎ＋１ビットに同じ値のビットが連続している場合には、入力レジスタ１１に記憶されているデータをＭＳＢ側にｎビットシフトさせ、シフトさせたことを示す１ビットのフラグを生成する。 - 特許庁

In an operation to serially receive a read command, an internal microcontroller may determine whether a write operation is occurring in the same particular partition which includes address of the read out command according to MSB of the address.例文帳に追加

読み出しコマンドをシリアルに受信する動作において、内部マイクロコントローラはアドレスのＭＳＢから読み出しコメンドのアドレスを含むパーティションに対し、書き込み動作が同じパーティションに生じているかどうかを判断する。 - 特許庁

The memory device reading method executes LSB reading operation twice and executes MSB reading operation once and the programming method executes LSB programming operation and MSM programming operation respectively once.例文帳に追加

本発明によるメモリ装置の読み出し方法は、２回のＬＳＢ読み出し動作と１回のＭＳＢ読み出し動作を実行し、プログラム方法は１回のＬＳＢプログラム動作と１回のＭＳＢプログラム動作が実行される。 - 特許庁

According to this invention, an inverted write binary address of the write address pointer is added to the read binary address of the read address pointer, and 1 is added thereto, and also the most significant bit(MSB) is destroyed to decide the number of the empty memory positions.例文帳に追加

本発明によれば、書込アドレスポインタの反転した書込二進アドレスを読取アドレスポインタの読取二進アドレスへ加算し、１を加算し、且つ最大桁ビット (ＭＳＢ)を廃棄して空のメモリ位置の数を決定する。 - 特許庁

When the bits of the same value continue with the higher n+1 bits, the data stored in an input register 11 is shifted by n bits to the MSB side, and a flag of 1 bit for indicating the fact of a shift has been formed.例文帳に追加

上位ｎ＋１ビットに同じ値のビットが連続している場合には、入力レジスタ１１に記憶されているデータをＭＳＢ側にｎビットシフトさせ、シフトさせたことを示す１ビットのフラグを生成する。 - 特許庁

The adder 11 reads and adds digital image signals, in a bit-by-bit manner, from LSB sides of the data storage units 152 in the column A/D circuits 150 of the neighboring two columns and stores them in an MSB side of the data storage unit 152 in one of the columns.例文帳に追加

加算器１１は、隣接する２列のカラムＡ／Ｄ回路１５０のデータ記憶部１５２のＬＳＢ側から１ビットずつデジタル画像信号を読み出して加算し、片方の列のＭＳＢ側のデータ記憶部１５２に記憶させる。 - 特許庁

After creating by a color-process circuit 12 RGB 24bpp images, based on the photographed signals sent from a photographing portion 11, the RGB 16bpp data of the RGB 24bpp images present respectively on the MSB sides of respective RGB colors are subjected to DMA transfer to a main memory 4.例文帳に追加

カラープロセス回路１２によって、撮像部１１からの撮像信号に基づきＲＧＢ２４ｂｐｐ画像を生成し、そのうちＲＧＢ各色のＭＳＢ側のＲＧＢ１６ｂｐｐデータをメインメモリ４にＤＭＡ転送する。 - 特許庁

To provide a serial data receiving circuit and serial data receiving method in which a bit permutation in a data bit group of serial data serially transferred continuously for each data bit group can be interconverted in LSB first and MSB first manners.例文帳に追加

データビット群ごとに連続してシリアル転送されるシリアルデータの、データビット群のビット順列を、ＬＳＢファーストとＭＳＢファーストとで相互変換を行うことが可能なシリアルデータ受信回路およびシリアルデータ受信方法を提供すること。 - 特許庁

Arithmetic equipment 105 executes the mod2 addition of data obtained by shifting arithmetic data stored in the part 101 to an MSB side by one bit with a generation polynomial coefficient which is stored in a generation polynomial storage part 103.例文帳に追加

演算器１０５にて、演算データ記憶部１０１に格納された演算データをＭＳＢ側に１ビットシフトさせたデータと、生成多項式記憶部１０３に格納された生成多項式の係数とのｍｏｄ２加算を行う。 - 特許庁

To reduce the number of gates and power consumption and to make possible switching between MSB fast and LSB fast in simple configuration in an audio apparatus equipped with a signal processor for performing parallel/serial (P/S) conversion.例文帳に追加

パラレル／シリアル変換を行う信号処理装置を備えるオーディオ装置において、ゲート数および消費電力を削減することができるとともに、ＭＳＢファーストとＬＳＢファーストとの切換えを簡単な構成で可能とする。 - 特許庁

When data, having the bit quantity with the possibility of overflow in the butterfly computation are less than the fixed number, the bit quantity control circuit 8 chips the MSB bits of the relevant data having the bit quantity with the possibility of an overflow.例文帳に追加

また、ビット量制御回路８は、バタフライ演算をするとオーバーフローする可能性があるビット量を有するデータの数が一定数より少ない場合には、当該オーバーフローする可能性があるビット量を有するデータのＭＳＢ側のビットをクリップする。 - 特許庁

Until the MSB (bit 15) of the Augend register becomes 1, the Augend register and the Code register are shifted to the left simultaneously, overflowed data of the Code register is outputted as code data and a transition is made to processing of next symbol.例文帳に追加

次いで、ＡｕｇｅｎｄレジスタのＭＳＢ（ｂｉｔ１５）が１になるまで、ＡｕｇｅｎｄレジスタとＣｏｄｅレジスタを同時に左シフトし、この左シフトで桁あふれしたＣｏｄｅレジスタのデータを符号データとして出力し、次のシンボルの処理に移行する。 - 特許庁

In this invention, such a system is adopted that after all row addresses and column addresses are received and stored, a part of bits out of MSB (Most Significant Bit) of the column addresses is decoded, and a page region to be made active is decided.例文帳に追加

本発明では、ローアドレス及びカラムアドレスを全て受信して格納した後、カラムアドレスのＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）のうち、一部のビットをデコードして、アクティブにするページ領域を決定する方式を採用した。 - 特許庁

In the shift circuit 200, the line more on the LSB side than the line to which the input line is connected among the output lines is set to "0", and the line more on the MSB side than the line to which the input line is connected among the output lines is set to an arbitrary value.例文帳に追加

シフト回路２００は、出力ラインのうちの入力ラインが接続されたラインよりもＬＳＢ側のラインを“０”に設定し、且つ出力ラインのうちの入力ラインが接続されたラインよりもＭＳＢ側のラインを任意の値に設定する。 - 特許庁

An EBCOT 103 merges both the information in a depthwise direction in a way that a quantization index value subjected to the quantization processing for each pixel value is arranged on an LSB side, and identification information is arranged on an MSB side; executes EBCOT processing; and outputs a resulted code.例文帳に追加

ＥＢＣＯＴ部１０３は、画素値ごとに量子化処理された量子化インデックス値をＬＳＢ側に、識別子情報をＭＳＢ側に配置する態様で両情報をデプス方向にマージし、ＥＢＣＯＴ処理を行い、結果の符号を送出する。 - 特許庁

A reception signal phase rotating angle detecting circuit 8A detects a phase rotating angle of part of the received symbol stream, corresponding to bits (1), (0) of a frame synchronizing signal of a received symbol stream on the basis of the Δϕ'(3) and an MSB of a Q symbol stream, outputs the angle to a re-mapper 7, where absolute phase processing is conducted.例文帳に追加

受信信号位相回転角検出回路8Aは、Δφ(3) とＱシンボルストリームのＭＳＢから、受信シンボルストリームのフレーム同期信号のビット(1) と(0) に相当する部分の位相回転角を検出し、リマッパ７に出力し、絶対位相化を行わせる。 - 特許庁

Each of analog switches S [S1(MSB)-S12(LSB)] in the built-in digital/analog converter 111 respectively corresponds to each bit of 12-bit digital outputs Dout and is thrown to a reference voltage source VRH or VRL depending on '1' or '0' of a corresponding bit.例文帳に追加

内蔵のＤ／Ａ変換回路１１１におけるアナログスイッチＳ〔Ｓ１（ＭＳＢ）〜Ｓ１２（ＬＳＢ）〕はそれぞれ１２ビットディジタル出力Ｄｏｕｔの各ビットに対応し、当該ビットの“１”，“０”に応じて、それぞれ基準電圧源ＶＲＨ，ＶＲＬに切替えられる。 - 特許庁

The register value calculator has a bit divider 120 for dividing the packet number from LSB to MSB, packet shift operators 101-10N for bit-shifting an initial value of the shift register from 2^0 bits to 2^N-1 bits, and selectors 110-11N for selecting inputs and outputs thereof.例文帳に追加

レジスタ値算出部はパケット番号をＬＳＢからＭＳＢに分割するビット分割部１２０と、１５ビットのシフトレジスタ初期値をＰＲＢＳ生成部で２^0ビットから２^N-1ビットシフトするパケットシフト演算部１０１〜１０Ｎと、入力と出力とを選択する選択部１１０〜１１Ｎを有している。 - 特許庁

This microprocessor obtains a value of an object instance variable not by accessing a register file 6 but accessing a memory 7 when the specified bits MSB of register specification fields 4b, 4c of an instruction code take prescribed values and a mode register 1 indicates an object program execution mode.例文帳に追加

本発明は、命令コードのレジスタ指定フィールド４ｂ，４ｃの特定のビットＭＳＢが所定の値になり、かつモードレジスタ１がオブジェクトプログラム実行モードを示している場合に、レジスタファイル６ではなく、メモリ７をアクセスして、オブジェクトインスタンス変数の値を得るマイクロプロセッサである。 - 特許庁

In the precharge method, in response to change of the polarity inversion signal and change of the MSB of data being input, a signal line connected to the auxiliary source driver is precharged to an optimal precharge level such that a short and constant slew rate of all output signal is maintained.例文帳に追加

前記プレチャージ法は入力されるデータに対する極性反転信号の変化とＭＳＢの変化とに応答して補助ソースドライバに接続された信号線を最適のプレチャージレベルにプレチャージするので、あらゆる出力信号に対するスルーレートを短く一定に保持する効果がある。 - 特許庁

The transistor array is provided with (1) multiple LSB transistors arranged in a region in a diagonal direction in the center of the array composed of multiple rows and multiple columns, and (2) multiple MSB transistors arranged in a region in a diagonal direction in the upper part and the lower part of the foregoing multiple LSB transistors respectively.例文帳に追加

複数個のローと複数個のコラムで構成されたアレイの真ん中の対角線方向の領域に配置された複数個のＬＳＢトランジスタ、及び前記複数個のＬＳＢトランジスタの上部と下部との対角線方向の領域に各々配置された複数個のＭＳＢトランジスタ、を備える。 - 特許庁

A transmission section 25 encrypts a base band signal S24, generates an HD-SDI (High Definition bit Serial Digital Interface) signal S3 resulting from inverting the logical value of the MSB of a module causing the inhibit code when the inhibit code is generated after the encryption, and transmits the signal S3 to a projector 4 in a serial form.例文帳に追加

送信部２５において、ベースバンド信号Ｓ２４を暗号化し、当該暗号化後に禁止コードが生じた場合にそのモジュールのＭＳＢの論理値を反転させたＨＤ−ＳＤＩ信号Ｓ３を生成し、これをプロジェクタ装置４にシリアル形式で送信する。 - 特許庁

The time counting of the pulse width for transmitting 1 and 0 in the NRZ style is repeated, and the value of a bit stored in MSB of the register is associated with the transmission level of a signal output to the authentication IC every start of the time counting, and then the register is left-shifted by one bit.例文帳に追加

そして、ＮＲＺ形式によって１及び０を伝送するパルス幅の計時を繰り返し、計時の開始毎に、レジスタのＭＳＢに格納されているビットの値を、認証ＩＣに出力される信号の伝送レベルに対応させた後に、レジスタを１ビット分左シフトさせる。 - 特許庁

The channel selecting part 30 selects the channel corresponding to the bit which is the closest to the MSB from among the bits whose values of the using situation signal are '1' as a transmission channel, and selects the channel whose amplitude is smallest from among the non-use channels, and transmits the channel number to a channel assigning part 26.例文帳に追加

チャネル選択部３０では、この使用状況信号の値“１”のビットの中から、ＭＳＢに最も近いビットに対応するチャネルを送信チャネルに選択することにより、未使用チャネルの中から最も小さい振幅のチャネルを選択し、そのチャネル番号をチャネル割当部２６に送信する。 - 特許庁