MULTIPLICATIONを含む例文一覧と使い方
該当件数 : 2237件
CONTROL METHOD FOR SETTING SETTLING TIME OF CIRCUIT WITH OSCILLATION PERIOD OF T TO INTEGRAL MULTIPLICATION OF T/2例文帳に追加
振動周期がTである回路の整定時間をT/2の整数倍にする制御方法 - 特許庁
METHOD AND SYSTEM FOR EXECUTING FAST FOURIER TRANSFORM BY USING MATRIX VECTOR MULTIPLICATION INSTRUCTION例文帳に追加
行列ベクトル乗算命令を用いて高速フーリエ変換を実行するための方法及びシステム - 特許庁
Multiplication coefficients are set in the filters so that they show entirely identical time characteristics.例文帳に追加
これらのフィルタは、全く同一の時間特性を呈するように乗算係数が設定される。 - 特許庁
GRATING FILTER AND ITS MANUFACTURING METHOD, AND RECIPROCATING MULTIPLICATION OPTICAL MODULATOR USING THE GRATING FILTER例文帳に追加
グレーティングフィルタ及びその製造方法、並びに該グレーティングフィルタを用いた往復逓倍光変調器 - 特許庁
The multiplication section 30 simultaneously multiplies the plurality of function values and each pixel value for each pixel.例文帳に追加
乗算部30では、これら複数の関数値と1画素毎の各画素値とを同時に乗算する。 - 特許庁
This sign extension bit is placed in a carry-out column to extend a product of booth multiplication processing.例文帳に追加
この符号拡張ビットは、キャリー−アウト列中に置かれて、ブース乗算処理の積を拡張する。 - 特許庁
The integrator 22 outputs a result of multiplication for feedback control as a control signal 22a.例文帳に追加
積分器22では乗算結果を制御信号22aとしてフィードバック制御用に出力する。 - 特許庁
The integrator 232 adds the multiplication result to the retained value and executes an accumulative calculation for one frame.例文帳に追加
積分器232は、その乗算結果を、保持している値に加算し、1フレーム分累算する。 - 特許庁
A circuit structure includes a signal processing unit 5 including multiplication means 11 and an adjustment unit 50.例文帳に追加
回路構造は、乗算手段11を含む信号処理部5と、調整部50とを備えている。 - 特許庁
The outputs of the primary signal route and the filter multiplication circuit are supplied directly to an adder 124.例文帳に追加
1次信号経路及びフィルタ乗算回路の出力を加算器124に直接供給する。 - 特許庁
The Shift Counter is used during shifting, multiplication, division, and floating-point instructions. 例文帳に追加
けた送りカウンタは、けた送り、乗算、除算、および浮動小数点命令の際に用いられる。 - コンピューター用語辞典
In a real number band filter 21, filter processing is performed to an output of the complex multiplication part 20.例文帳に追加
実数帯域フィルタ21で、複素乗算部20の出力に対してフィルタ処理を行う。 - 特許庁
ELECTRONIC COMPUTER PROVIDING FILL-IN QUESTION OF MULTIPLICATION TO SOLVE BY USE OF COMPRESSED NUMBER LAW例文帳に追加
圧縮数の法則を利用して解く掛け算の穴埋め問題を提供する電子計算機 - 特許庁
The rotation detector 1 is added thereto with a multiplication means 4, an identification information output means 5 and a correction means 6.例文帳に追加
これに逓倍手段4、識別情報出力手段5、および補正手段6が付加される。 - 特許庁
Complements of 10 and three numbers used for multiplication are arranged triangularly in respective boxes to instantaneously find an answer by using a visual image, thereby mastering visual calculation in which the learner can be aware of relations of addition, subtraction, multiplication, and division.例文帳に追加
10の補数と九九で使う3つの数字を1マスの中で三角に配置することで視覚イメージを使い瞬時に答えを見えるようにし加減乗除の関係も意識できる視算を身に付ける。 - 特許庁
A received signal weight multiplication part multiplies the weighting value and the received signal, whereas a transmission signal weight multiplication part multiplies the weighting value and a transmission signal branched into the same number as that of a plurality of antenna elements.例文帳に追加
受信信号ウエイト乗算部は、重み付け値と受信信号とを乗算し、送信信号ウエイト乗算部は、重み付け値と複数のアンテナ素子と同数に分岐した送信信号とを乗算する。 - 特許庁
A Y gain multiplication unit 33 and a UV gain multiplication unit 34 multiply each of the inputted Y signal, U signal, and V signal by the same gain to correct the YUV signal.例文帳に追加
そして、Yゲイン乗算部33及びUVゲイン乗算部34が、入力されたY信号並びにU信号及びV信号に対して、相互に同一のゲインを乗算し、YUV信号を補正する。 - 特許庁
Each exponentiation residue calculating unit has a multiplication unit performing multiplication with the multiplying accuracy of 2m bits (m is a natural number and is fixed) and a division unit performing division with the dividing accuracy of 22.m bits.例文帳に追加
複数のべき乗剰余演算ユニットの各々は、乗算精度2^mビット(mは自然数で固定)で乗算を行う乗算ユニットと、除算精度2<SP>2・</SP><SP>m</SP>ビットで除算を行う除算ユニットとを有する。 - 特許庁
The arithmetic logical unit 10 includes first computing elements 11 to 46 capable of selectively executing various arithmetic logical operations except multiplication and second computing elements 61 and 71 capable of executing multiplication independently.例文帳に追加
演算部10は、は、乗算を除く複数種類の算術論理演算を選択的に実行可能な第1演算器11〜46と、乗算を単体で実行可能な第2演算器61、71とを備える。 - 特許庁
A multiplication unit 11 multiples reference data formed based on shift information of a platform with the contribution data, and thereby forms multiplication data every time when the contribution data extracting unit extracts the contribution data.例文帳に追加
乗算部11は、寄与データ抽出部が寄与データを抽出する度に、プラットフォームの移動情報に基づき生成された参照データと、寄与データとを乗算して乗算データを生成する。 - 特許庁
The multiplier 60 integrates a plurality of multiplication results for a plurality of the receiving data acquired from the step by step performance of the multiplication for the interpolation coefficient by the multiplier 54 with the each receiving data.例文帳に追加
積算器60は、乗算器54において各受信データと補間係数との乗算が段階的に実行されて得られる複数の受信データについての複数の乗算結果を積算する。 - 特許庁
Then, a multiplication processing part 309 multiplies the multiplication coefficient K(E, DFOVS) with the X-ray tube current Io(Z, β, NI) to calculate the X-ray tube current I(Z, β, NI) to be set.例文帳に追加
そして、乗算処理部309がX線管電流Io(Z,β,NI)に乗算係数K(E,DFOVS)を乗算して、設定すべきX線管電流I(Z,β,NI)を算出する。 - 特許庁
A mixer 13 generates a first delay multiplication signal from the I signal and a 1-symbol delay Q signal, and a mixer 14 generates a second delay multiplication signal from the Q signal and a 1-symbol delay I signal.例文帳に追加
ミキサ13はI信号と1シンボルディレイQ信号とから第1ディレイ乗算信号を生成し、ミキサ14はQ信号と1シンボルディレイI信号とから第2ディレイ乗算信号を生成する。 - 特許庁
An edge interval measuring counter 102 measures pulses separation of a crank signal, and a gradual multiplication counter 104 generates a gradual multiplication signal of integral time frequency until a following pulse in accordance with the current pulse separation.例文帳に追加
エッジ間隔計測カウンタ102はクランク信号のパルス間隔を計測し、逓倍カウンタ104は今回のパルス間隔を基にして次のパルスまでに整数倍の周波数の逓倍信号を生成する。 - 特許庁
In matching with the output timing of the pixel value, multiplication results are outputted and by repeating addition, or the like, to the multiplication results, an interpolation result based on the pixel values of a source image is obtained.例文帳に追加
画素値の出力タイミングに合わせてこれらの乗算結果が出力され、これらの乗算結果に対する加算等を繰り返すことにより、原画像の画素値に基づく補間結果が得られる。 - 特許庁
To provide an integral multiplication unit which can perform arithmetic processing even by a CPU mounted on an IC card by making less the total count of operation for integral multiplication of points on an elliptic curve.例文帳に追加
楕円曲線上の点の整数倍算を求める時の演算の総計数を更に減らして、ICカードに搭載されたCPUでも演算処理可能な整数倍算装置を提供する。 - 特許庁
To provide a precise sine wave multiplication circuit and a sine wave multiplication method capable of minimizing a field through or an image component.例文帳に追加
ギルバート乗算回路では、各トランジスタには特性の不整合があるため、4つの入力信号に等価的にオフセット電圧が重畳し、各成分がそのまま出力に現れるフィードスルーという現象が起こる。 - 特許庁
In the surface inspection device, photoelectron multiplication factors of each of the optical detectors 8a-8c are measured, and a control unit 11 calculates a correction applied voltage based on the measured photoelectron multiplication factors.例文帳に追加
表面検査装置において、個々の光学検出器8a〜8cの光電子増倍係数を計測し、計測した光電子増倍係数を基に制御部11が補正印加電圧を計算する。 - 特許庁
The optical multiplexers of (2^n-1) pieces are arranged between the modulators of 2^n pieces and the output terminals of 2^n pieces to be able to generate 2^n multiplication light as an output light from 1 multiplication light of the first to 2^n.例文帳に追加
2^n−1個の合波器は、2^n個の変調器と2^n個の出力端子との間に、第1〜2^nの1逓倍光から出力光としての2^n逓倍光を生成可能に配置されている。 - 特許庁
Thus, convolution operation is a frequency area can be calculated as multiplication in a time area.例文帳に追加
これにより、周波数領域での畳み込み演算を時間領域での乗算として算出できる。 - 特許庁
In a multiplication circuit 31, prescribed two multiplication values are operated among the SD pixels of low resolution to be used for linearly predicting the HD pixels of high resolution, and these multiplication values are stored for every relative position relation of two SD pixels used for finding these values in a product memory circuit 32.例文帳に追加
乗算回路31では、高解像度のHD画素を線形予測するのに用いる低解像度のSD画素のうちの所定の2つの乗算値が演算され、積メモリ回路32において、その乗算値が、それを求めるのに用いた2つのSD画素どうしの相対的な位置関係ごとに記憶される。 - 特許庁
The signal amount estimating unit has a domain aggregating means, an inverse matrix operating means and a multiplication means.例文帳に追加
信号量推定部は、領域集約手段と逆行列演算手段と乗算手段とを有する。 - 特許庁
To provide a microprocessor with a diversified multiplication unit to enhance digital signal processing performance.例文帳に追加
ディジタル信号処理性能の向上を図る多様性乗算ユニットを備えたマイクロプロセッサを提供する。 - 特許庁
To provide a high sensitivity, high speed electronic judgment device for competition using a charge multiplication element.例文帳に追加
電荷増倍素子を用いた高感度・高速度の競技用電子判定装置およびシステムを提供する。 - 特許庁
Then, the arithmetic part 26 multiplies the temporary value by the divisor by a multiplier, and substrates the multiplication result from the dividend.例文帳に追加
そして当該仮値と除数とを乗算器で乗算し、被除数から乗算結果を減算する。 - 特許庁
The AFC signal for setting the multiplication frequency is then output to the DDC 421.例文帳に追加
そして、乗算周波数を設定するための信号であるAFC信号をDDC421に出力する。 - 特許庁
To provide a high-speed computation method and a computation program for scalar multiplication or exponentiation.例文帳に追加
高速に演算可能なスカラー倍算あるいはべき乗算の演算方法及び演算プログラムを提供する。 - 特許庁
Duty ratio is corrected by product of multiplication of a ratio of control current and power source voltage, and impedance average value.例文帳に追加
制御電流と電源電圧との比とインピーダンス平均値との積によりデューティ比を補正する。 - 特許庁
This invention relates to multiplication of electrical quantity.例文帳に追加
今後、電気使用量の需要確保は電気使用量の節約か、現流の電気量の増殖増大である。 - 特許庁
As frequency conversion means, a multiplication circuit increasing the frequency of a modulation signal can be used.例文帳に追加
周波数変換手段としては、変調信号の周波数を増大させる逓倍回路が使用できる。 - 特許庁
To provide a communication device, a communication method and a communication program, for reducing a processing amount in multiplication processing.例文帳に追加
乗算処理の処理量を削減する通信装置、通信方法及び通信プログラムを提供する。 - 特許庁
When the sum total runs up to a prescribed multiplication threshold, it is reported that an operating temperature is improper.例文帳に追加
この総和が所定の設定乗算閾値に達したら、使用温度が適正でない旨を報知する。 - 特許庁
A user can take an overview of the entire relations in the multiplication table and can intuitively explore the regularity.例文帳に追加
九九の関係の全体を見渡すことができ、規則性を直観的に探求できるようにした。 - 特許庁
To provide a PHS base station apparatus in which lowering of throughput incident to multiplication of packet exchange is lessened.例文帳に追加
パケット交換の多重化に伴うスループットの低下を軽減するPHS基地局装置を提供する。 - 特許庁
To perform a modular multiplication operation of quadruple bit length using a modular multiplier having a bit length limit.例文帳に追加
ビット長制限のある剰余乗算器を利用して4倍化ビット長の剰余乗算演算を行う。 - 特許庁
INFORMATION DIGIT MULTIPLICATION DEVICE EQUIPPED WITH CHECK DIGIT, INFORMATION DIGIT CHECK DEVICE, COMPUTER PROGRAM, AND RECORDING MEDIUM例文帳に追加
検査数字付き情報数字倍化装置、情報数字検査装置、コンピュータ・プログラム及び記録媒体 - 特許庁
The multiplication register 18 transfers multiplied charges upon receiving the charges from the corner register while generating the charges.例文帳に追加
増倍レジスタ18は、コーナーレジスタからの電荷を受けて増倍された電荷を生成しつつ転送する。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
| Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
