「Memory refresh」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The frequency of external refreshment request, required to refresh all the memory cells, can be reduced by increasing relatively the number of memory cells which perform refresh operation responding to one external refreshment request.例文帳に追加

１回の外部リフレッシュ要求に応答してリフレッシュ動作を実行するメモリセルの数を相対的に増やすことで、全てのメモリセルをリフレッシュさせるために必要な外部リフレッシュ要求の回数を減らすことができる。 - 特許庁

The memory system includes a refresh counter 130 configured to monitor the number of advanced refreshes performed in the volatile memory 110, and a controller 120 configured to check the refresh counter to determine whether a regularly scheduled refresh can be skipped in response to detecting a request for the regularly scheduled refresh.例文帳に追加

揮発性メモリ１１０において行われた先行リフレッシュの回数を監視するリフレッシュカウンタ１３０を備え、定期的にスケジュールされたリフレッシュ要求を検出することに応答して、リフレッシュカウンタを検査して、定期的にスケジュールされたリフレッシュ要求をスキップすることができるかどうかを判断するように構成された制御装置１２０とを含む。 - 特許庁

First of all, data read from a memory cell during refresh operation is not written back to a memory soon but is saved in a refreshing sense amplifier 9-2.例文帳に追加

まず、リフレッシュ動作時にメモリセルから読み出したデータをすぐにメモリセルに書き戻さずに、リフレッシュ用のセンスアンプ9-2内にデータを退避させておく。 - 特許庁

The memory controller applies only a refresh instruction without applying a bank address, refreshes selectively a specific bank, and memory use efficiency can be improved.例文帳に追加

メモリコントローラはバンクアドレスを印加せずにリフレッシュ命令だけ印加して特定バンクを選択的にリフレッシュしてメモリ利用効率を高めうる。 - 特許庁

The semiconductor memory apparatus 1 is provided with a plurality of memory cells 11 connected respectively to a plurality of word lines WL, and a refresh circuit 40.例文帳に追加

半導体記憶装置１は、複数のワード線ＷＬのそれぞれにつながる複数のメモリセル１１と、リフレッシュ回路４０とを備える。 - 特許庁

To provide a semiconductor memory device and a semiconductor integrated circuit device capable of simplifying the memory control while securing the sufficient refresh function.例文帳に追加

十分なリフレッシュ機能を確保しつつ、メモリ制御の簡素化を図りうる半導体記憶装置及び半導体集積回路装置を提供する。 - 特許庁

When the normal data is stored in the parity memory area, the semiconductor memory device performs refresh operation with a first period being relatively short.例文帳に追加

そして、パリティメモリ領域にノーマルデータが貯蔵されていれば、半導体メモリ装置が相対的に短い第１周期でリフレッシュ動作を行う。 - 特許庁

One of memory blocks is selected as a refresh block performing refreshing responding to a refresh command, the other one of refresh blocks is selected as a reading block performing reading responding to a reading command.例文帳に追加

メモリブロックの１つは、リフレッシュコマンドに応答してリフレッシュ動作を実行するリフレッシュブロックとして選択され、リフレッシュブロックの別の１つは、読み出しコマンドに応答して読み出し動作を実行する読み出しブロックとして選択される。 - 特許庁

To provide a semiconductor memory which can perform refresh operation without confliction between the device and external access while achieving low current consumption operation when refresh operation is performed separately from external access, and a refresh control method.例文帳に追加

リフレッシュ動作を外部アクセスとは別に実行する際に、低消費電流動作を実現しながら外部アクセスとの間で矛盾なくリフレッシュ動作を行なうことができる半導体記憶装置及びリフレッシュ制御方法を提供すること - 特許庁

To provide an apparatus performing appropriately refresh of a memory cell having different data holding time by suppressing increase of noise in sensing.例文帳に追加

センス時のノイズの増大を抑止し、データ保持時間の異なるメモリセルのリフレッシュを適格に行う装置の提供。 - 特許庁

At the time, after memory output coincides with the refresh-data, additional write-in of the prescribed number of times is performed (M times, M≥1).例文帳に追加

この時、メモリ出力がリフレッシュデータを一致した後、所定の回数（M回、M≧１）の追加書き込みを行う。 - 特許庁

A DRAM 10 is equipped with the power down mode to suspend the refresh operation for the memory holding while the internal current is kept active.例文帳に追加

ＤＲＡＭ１０は、内部電源を活性化しつつ、記憶保持のためのリフレッシュを停止するパワーダウンモードを備える。 - 特許庁

A memory cell array is refreshed based on the external signal supplied through terminals and the refresh information.例文帳に追加

メモリセルアレイは、端子を介して供給される外部信号とリフレッシュ情報とに基づいて、リフレッシュが行われる。 - 特許庁

To provide a semiconductor memory having an error correction func tion in refresh operation.例文帳に追加

本発明は、リフレッシュ動作時のエラー訂正機能を有する半導体記憶装置を提供することを目的とする。 - 特許庁

To provide a technique capable of reducing power consumption caused by a refresh operation of a semiconductor memory device.例文帳に追加

半導体メモリ装置のリフレッシュ動作に起因する消費電力を低減することのできる技術を提供する。 - 特許庁

The semiconductor memory device which minimizes the refresh current consumption and the driving method therefor are presented.例文帳に追加

リフレッシュ電流消耗を最小化する半導体メモリ装置及びこれに対する駆動方法が掲示される。 - 特許庁

To reduce power consumption at the time of automatic refresh mode operation in a semiconductor memory cell.例文帳に追加

本発明の課題は、半導体メモリ素子での自動リフレッシュモード動作時の消費電力の低減を図ることである。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE CAPABLE OF VARYING THE NUMBER OF BANK TO BE REFRESHED IN EXECUTING REFRESH AND ITS OPERATION METHOD例文帳に追加

リフレッシュの実行時に、リフレッシュするバンクの個数を可変できる半導体メモリ装置及びその動作方法 - 特許庁

To enable transferring data efficiently in a SDRAM(synchronous dynamic random access memory) by performing appropriately refresh processing of SDRAM.例文帳に追加

ＳＤＲＡＭのリフレッシュ処理を適切に行い、ＳＤＲＡＭにおいて効率的なデータ転送ができるようにする。 - 特許庁

Provided are an on-chip data scrubbing device including an error correction circuit which performs data scrubbing within a chip of a semiconductor memory device and a method thereof, a refresh method of the memory device comprising the steps of performing at least one refresh without scrubbing on a corresponding portion of the memory device and performing at least one refresh with scrubbing on a corresponding portion of the memory device.例文帳に追加

半導体メモリ装置のチップ内部でデータ・スクラビングを行うエラー訂正回路を具備したオンチップ・データ・スクラビング装置及び方法であって、該メモリ装置のリフレッシュ方法は、メモリ装置の対応する部分について、スクラビングのない少なくとも１つのリフレッシュを行う段階と、メモリ装置の対応する部分について、スクラビングを有する少なくとも１つのリフレッシュを行う段階と、を含む。 - 特許庁

In an ordinary operation mode, a plurality of the memory mats are set in a selection state at the same time and at the time of a refresh operation, the refresh operation is simultaneously performed for a plurality of memory sub-arrays (MB# 0, MB# 2, MB# 4, MB# 6) in the one memory mat (MM# 0).例文帳に追加

通常動作モードにおいては、同時に複数のメモリマットを選択状態に設定し、リフレッシュ動作時には、１つのメモリマット（ＭＭ♯０）において複数のメモリサブアレイ（ＭＢ♯０，ＭＢ♯２，ＭＢ♯４，ＭＢ♯６）に対して同時にリフレッシュ動作を実行する。 - 特許庁

To achieve a semiconductor memory device which can arbitrate the competition of various external access and internal simultaneous refresh without regarding to an internal refresh word line address by a system side, on which the semiconductor memory device using no memory bank constitution is mounted with a small footprint.例文帳に追加

メモリバンク構成を用いない半導体記憶装置が搭載されるシステム側が内部リフレッシュワード線アドレスを意識することなく、かつ、様々な外部アクセスと内部同時リフレッシュとの競合の調停が可能な半導体記憶装置を省面積で実現する。 - 特許庁

When the mode register control part 7 obtains indication of refresh time change from the control firmware 6, after a memory cycle performed now is finished, the mode register control part 7 makes a memory bus idle once, and generates a mode register setting cycle for setting refresh interval of a memory to be short.例文帳に追加

モードレジスタ制御部７はリフレッシュ時間変更の指示を制御ファームウェア６から得ると、現在行われているメモリサイクルが終了した後に一旦メモリバスをアイドルにし、メモリのリフレッシュ間隔を短く設定するためのモードレジスタ設定サイクルを生成する。 - 特許庁

Therefore, the integration degree of a memory element can be increased, a manufacturing process can be simplified due to a simple structure of a memory cell, and current consumption in the memory element can be reduced by extending a refresh period.例文帳に追加

よって、メモリ素子の集積度を高くし、メモリセルの構造が単純なために製造工程を単純化でき、リフレッシュ周期を延ばしてメモリ素子の電流消費を減らせる。 - 特許庁

To make control of a semiconductor memory by a controller easy in an electronic device mounting a semiconductor memory requiring refresh to hold data such as DRAM(dynamic random access memory) and a controller.例文帳に追加

ＤＲＡＭ等のように、データ保持にリフレッシュを必要とする半導体記憶装置と、コントローラとを搭載する電子装置であって、コントローラによる半導体記憶装置の制御を容易にする。 - 特許庁

A volatile RAM 2 is a volatile memory of low electric power consumption which has a memory cell of a high software error resistance connected with a capacitor to an internal memory node and does not require a refresh operation.例文帳に追加

揮発性ＲＡＭ２は、内部の記憶ノードにキャパシタが接続されたソフトエラー耐性の高いメモリセルを備え、かつ、リフレッシュ動作が不要な低消費電力の揮発性メモリである。 - 特許庁

The memory device detects when the memory array changes from its standby mode to its active mode and then increases the rate of the refresh signal when the memory array changes from its standby mode to its active mode.例文帳に追加

メモリデバイスは、メモリアレイが待機モードからアクティブモードにいつ変化するのかを検出し、メモリアレイが待機モードからアクティブモードに変化する場合は、リフレッシュ信号の速度を上げる。 - 特許庁

To provide a semiconductor memory device in which a refresh current consumption is minimized without decreasing substantially memory capacity, and to provide a driving method therefor.例文帳に追加

メモリ容量が実質的に減少せずとも、リフレッシュによる電流の消耗を最小化する半導体メモリ装置及びその動作方法を提供する。 - 特許庁

To provide a semiconductor memory device which increases integration density and capacity like a DRAM and is equipped with a memory cell that does not need refresh operation.例文帳に追加

ＤＲＡＭに近い高集積化・大容量化を実現し、かつ、リフレッシュ動作を必要としないメモリセルを備える半導体記憶装置を提供する。 - 特許庁

Then, control is performed to return the volatile memory from the self-refresh operation mode depending on the progress of writing of data to the nonvolatile memory.例文帳に追加

そして、不揮発性メモリへのデータ書込みの進行状況に応じて、その揮発性メモリをセルフリフレッシュ動作モードから復帰させるように制御する。 - 特許庁

To provide a semiconductor memory device and its method capable of efficiently refresh a shared memory area and granting access right therefor.例文帳に追加

共有メモリ領域に対する効率的なリフレッシュ及びアクセス権限付与をすることができる半導体メモリ装置及びその方法を提供すること。 - 特許庁

To provide a semiconductor memory device capable of reducing its power consumption by suppressing the power consumption of a memory section for performing a refresh operation.例文帳に追加

リフレッシュ動作を行うメモリ部の消費電力を抑えることにより低消費電力化を実現できる半導体記憶装置を提供すること。 - 特許庁

To provide a semiconductor memory device for decreasing the consumption of a peak current in the refresh operation of a low power semiconductor memory device having a plurality of banks.例文帳に追加

複数のバンクを備えた低電力半導体メモリ装置のリフレッシュ動作の際、ピーク電流の消費を減らす半導体メモリ装置を提供する。 - 特許庁

To provide a semiconductor memory apparatus and a refresh control method of the same in which an FBC (Floating Body Cell) technology is applied to a cell transistor of a memory core region.例文帳に追加

本発明は、メモリコア領域のセルトランジスタにＦＢＣ技術を実現した半導体メモリ装置及びそのリフレッシュ制御方法を提供する。 - 特許庁

To provide a memory circuit, in which refresh operation can be automatically performed inside, without the supply of a command from a memory controller in a normal state.例文帳に追加

通常状態において、メモリコントローラからのコマンド供給なくても、内部で自動的にリフレッシュ動作を実行することができるメモリ回路を提供する。 - 特許庁

To synchronize the timing of the refresh of a memory loaded with a plurality of Rank, and to minimize deterioration in performance in a normal memory access.例文帳に追加

複数Ｒａｎｋ搭載されたメモリのリフレッシュのタイミングを同期化することができるとともに、通常のメモリアクセスにおける性能低下を最小限に抑える。 - 特許庁

To provide a semiconductor memory which can reduce power consumption at the time of standby by performing refresh only for a memory cell of one part in which holding is required.例文帳に追加

保持の必要な一部のメモリセルのみリフレッシュを行うことにより、待機時の消費電力を減らすことを可能とした半導体記憶装置を提供する。 - 特許庁

In a timing chart 100; during a refresh operation of WL0, SA00 of a memory bank 101 and SA10 of a memory bank 102 are overdriven and SA20 of a memory bank 103 and SA30 of a memory bank 104 are not overdriven.例文帳に追加

タイミングチャート１００では、ＷＬ０のリフレッシュ動作時に、メモリバンク１０１のＳＡ００とメモリバンク１０２のＳＡ１０をオーバードライブさせ、メモリバンク１０３のＳＡ２０とメモリバンク１０４のＳＡ３０をオーバードライブさせない。 - 特許庁

In the timing chart 100; during a refresh operation of WL2, the SA00 of the memory bank 101 and the SA30 of the memory bank 104 are overdriven and the SA10 of the memory bank 102 and the SA20 of the memory bank 103 are not overdriven.例文帳に追加

タイミングチャート１００では、ＷＬ２のリフレッシュ動作時にメモリバンク１０１のＳＡ００とメモリバンク１０４のＳＡ３０をオーバードライブさせ、メモリバンク１０２のＳＡ１０とメモリバンク１０３のＳＡ２０をオーバードライブさせない。 - 特許庁

A redundancy word refresh counter 11 is prepared in addition to a normal word refresh counter 5 which generates the address of the word line for refreshing the normal area 2 in a memory cell array 1.例文帳に追加

メモリセルアレイ１内の通常領域２のリフレッシュを行うためのワード線のアドレスを生成する通常ワードリフレッシュカウンタ５に加えて、冗長ワードリフレッシュカウンタ１１を設ける。 - 特許庁

In a circuit and a method for an integrated circuit memory, a look-ahead function giving a refresh command to a device is incorporated at least one cycle before actual internal refresh operation occurs.例文帳に追加

集積回路メモリのための回路および方法は、実際の内部リフレッシュ動作が起こる少なくとも１サイクル前に、デバイスにリフレッシュコマンドを与えるルックアヘッド機能を組入れる。 - 特許庁

To provide a semiconductor device, in which an optional refresh address can be set to a refresh counter and it can be output to the outside, in a semiconductor device comprising a memory cell part which needs refreshing.例文帳に追加

リフレッシュが必要なメモリセル部を持つ半導体装置において、任意のリフレッシュアドレスのリフレッシュカウンタへの設定、およびその外部への出力ができる半導体装置を提供する。 - 特許庁

The semiconductor storage device further comprises a refresh controlling circuit executing refresh operation for preventing loss of the retention data of the plurality of memory cells caused by the charge accumulated in the body region of the MOS transistor.例文帳に追加

さらに、ＭＯＳトランジスタのボディ領域に蓄積された電荷により生じる複数のメモリセルの保持データの消失を防ぐリフレッシュ動作を実行するリフレッシュ制御回路を備える。 - 特許庁

A refresh controlling circuit controls the number of dynamic memory cells to be refreshed in response to the refresh request signal according to the clock cycle which is a cycle of the detected clock signal.例文帳に追加

リフレッシュ制御回路は、検出されたクロック信号の周期であるクロック周期に応じて、リフレッシュ要求信号に応答してリフレッシュするダイナミックメモリセルの数を制御する。 - 特許庁

To provide semiconductor memory which has an optimal refresh cycle in accordance with temperature variation, and has significantly reduced current consumption during refresh operation.例文帳に追加

温度の変化に対応して最適化されたリフレッシュ周期を有し、リフレッシュ動作中に用いられる消耗電流を大幅に低減することができる半導体メモリ装置を提供する。 - 特許庁