「Memory refresh」に関連した英語例文の一覧と使い方(5ページ目)

本発明の一態様に係る半導体記憶装置１は、複数のメモリセルを有するメモリセルアレイＨ４０と、メモリセルのセルフリフレッシュの周期を決定するＳＲタイマー回路Ｈ８０と、セルフリフレッシュの対象となるメモリセルの内部アドレス信号を生成するリフレッシュカウンタＨ２０と、セルフリフレッシュの１周期間に、連続してリフレッシュ動作を実行するためのパルス活性信号を出力する回路とを備えるものである。 - 特許庁

A 1st address decoder 2 and a 1st refresh address decoder 5 decode respectively an external address Xn supplied from the outside of a semiconductor memory and a refresh address RXn used for refresh in the semiconductor memory.例文帳に追加

１ｓｔアドレスデコーダ２，１ｓｔリフレッシュアドレスデコーダ５はそれぞれ半導体記憶装置の外部から供給される外部アドレスＸｎ，半導体記憶装置内部におけるリフレッシュに使用するリフレッシュアドレスＲＸｎをそれぞれデコードする。 - 特許庁

The electronic apparatus is provided at least with a memory control means 1 for maintaining the expansion memory 3 in a self-refresh mode when there is no memory access and on the other hand, releasing a self-refresh command, reading data and writing the data when the add-in memory 3 becomes the target of memory access.例文帳に追加

メモリアクセスのないときには増設メモリ３をセルフリフレッシュモードに保持する一方、メモリアクセスの対象になったときには、セルフリフレッシュ指令を解除して、データの読出し、書き込みを行うことを特徴とするメモリ制御手段１を少なくとも備えている。 - 特許庁

To provide a memory system capable of preventing performance in the refresh operation of one memory from being deteriorated due to the influence of heat discharged from the other different memory in a plurality of memories, and to provide a memory controller and a method for controlling refresh operation of the memory controller.例文帳に追加

複数のメモリの内の一のメモリとは異なる他のメモリが放出する熱の影響を受けて、一のメモリのリフレッシュ動作の性能が劣ることを防止することができるメモリシステム、メモリコントローラ及びメモリコントローラのリフレッシュ動作制御方法を提供する。 - 特許庁

To provide a data memory storage device and data memory storage system can more easily change a refresh period.例文帳に追加

リフレッシュ周期の変更をより容易に行うことのできるデータ記憶保持装置及びデータ記憶保持システムを提供する。 - 特許庁

Even when a refresh-time is lengthened and electric charges of a memory cell are reduced, as sensitivity of the sense amplifier is improved, refresh-operation can be performed.例文帳に追加

リフレッシュ時間を長くしてメモリセルの電荷が減少した場合においても、センスアンプの感度が上がるので、リフレッシュ動作が可能となる。 - 特許庁

A refresh request-generating circuit generates the refresh request signal for refreshing the dynamic memory cell per predetermined count of clocks of a clock signal.例文帳に追加

リフレッシュ要求生成回路は、ダイナミックメモリセルをリフレッシュするためのリフレッシュ要求信号を、クロック信号の所定のクロック数毎に生成する。 - 特許庁

To effectively utilize WRITE operation to a test of a self-refresh mode by enabling WRITE operation even during self-refresh of a semiconductor memory device.例文帳に追加

半導体記憶装置のセルフリフレッシュ時にもＷＲＩＴＥ動作を可能にし、これをセルフリフレッシュモードのテストに有効に利用できるようにする。 - 特許庁

In such a process, if required, a memory controller changes automatic refresh bank order, while the automatic refresh operation is executed on arbitrary memory banks, a read and write operation are enabled in other memory banks.例文帳に追加

このような過程は、必要な場合、メモリ制御器が自動リフレッシュバンク順序を変更できるようにし、自動リフレッシュ動作が任意のメモリバンクで実行されると共に、他のメモリバンクではリードとライト動作を可能とする。 - 特許庁

To provide a memory system simplifying a management and capable of performing a refresh operation to only a necessary part when storing temporarily using data in a buffer memory in need of the refresh operation, and to provide a buffer memory control method and a program.例文帳に追加

一時的に使用するデータをリフレッシュ動作の必要なバッファメモリに格納するとき、管理が簡単で必要な箇所にのみリフレッシュ動作を可能とするメモリシステム、バッファメモリ制御方法およびプログラムを得る。 - 特許庁

This memory is provided with a VBB level changing circuit 12 shallowing negative voltage VBB applied as substrate voltage in accordance with shift to a self-refresh mode and a refresh cycle frequency divider 10 lengthening a self-refresh period in accordance with shift to the self-refresh mode.例文帳に追加

セルフリフレッシュモードへの移行に応じて基板電圧として印加される負電圧ＶＢＢを浅くするＶＢＢレベル変更回路１２と、セルフリフレッシュモードへの移行に応じてセルフリフレッシュの周期を長くするリフレッシュサイクル分周器１０とを設けた。 - 特許庁

In a memory controller that controls data transfer between a volatile memory and a nonvolatile memory, wherein data being held in a plurality of volatile memories each having a refresh operation mode and a self-refresh operation mode is transferred to the nonvolatile memory.例文帳に追加

揮発性メモリと不揮発性メモリとの間でデータの転送を制御するメモリコントローラにおいて、それぞれがリフレッシュ動作モードとセルフリフレッシュ動作モードとを有する複数の揮発性メモリに保持されているデータを不揮発性メモリへ転送する。 - 特許庁

The memory controller 10 connected to the plurality of memories 20, 30 including the memory 20 requiring refresh operation in a prescribed cycle includes an operation cycle setting part for setting the refresh operation cycle of one memory 20 requiring the refresh operation to different cycles before accessing to the memory 30 different from the memory 20 and after the access.例文帳に追加

所定の周期でリフレッシュ動作が必要なメモリ２０を含む複数のメモリ２０、３０に接続されるメモリコントローラ１０において、リフレッシュ動作が必要な一のメモリ２０とは異なる他のメモリ３０へのアクセス前と該アクセス後とでは、一のメモリ２０のリフレッシュ動作周期を異なる周期に設定する動作周期設定部を備える。 - 特許庁

This apparatus is provided with a pair of memory sub-array, and a control signal generating circuit outputting first and second refresh start signals in order within an operation time of an external refresh command responding to an internal refresh command.例文帳に追加

１対のメモリサブアレイと、内部リフレッシュコマンドに応答して、外部リフレッシュコマンドの動作時間内に第１と第２のリフレッシュ起動信号を順番に出力する制御信号生成回路とを具備する。 - 特許庁

When the semiconductor memory device is not operated, a refresh address generation circuit 10 generates and outputs a self-refresh operation address signal according to a clock signal output from a refresh timer 12.例文帳に追加

半導体記憶装置が非動作時には、リフレッシュアドレス生成回路１０は、リフレッシュタイマ１２から出力されるクロック信号に応じてセルフリフレッシュ動作用アドレス信号を生成し出力する。 - 特許庁

To provide a semiconductor memory in which a self-refresh current is reduced by automatically executing partial self-refresh operations without performing setting for the partial self-refresh operations with a mode resister, etc., from the outside.例文帳に追加

外部からモードレジスタ等で設定をする必要はなく、自動的に部分的なセルフリフレッシュ動作を実行することによりセルフリフレッシュ電流を低減した半導体記憶装置を提供する。 - 特許庁

To accurately hold storage contents of a memory even when a power supply voltage drops, in a memory control device controlling the memory having a self-refresh function.例文帳に追加

セルフリフレッシュ機能を有するメモリを制御するメモリ制御装置において、電源電圧が低下した場合でも、メモリの記憶内容を正確に保持すること。 - 特許庁

To secure stability of refresh-operation in a semiconductor memory device provided with a memory cell array including a plurality of memory cells arranged in a matrix state.例文帳に追加

行列状に配置される複数のメモリセルを含むメモリセルアレイを備える半導体記憶装置において、リフレッシュ動作の安定性を確保する。 - 特許庁

To provide a semiconductor memory device which can effectively use a cache memory, without being restrained by refresh operation, when sense amplifier columns are used as the cache memory.例文帳に追加

センスアンプ列をキャッシュメモリとして使用する場合、リフレッシュ動作に制約されることなくキャッシュメモリを有効活用し得る半導体記憶装置を提供する。 - 特許庁

Responding to the first refresh start signal, the first refresh operation is performed for a memory cell group connected to one side of the first word line out of the memory sub-array, responding to the second refresh start signal, the second refresh operation is performed for a memory cell group connected to the second word line being different from one side of the first word line.例文帳に追加

前記第１リフレッシュ起動信号に応答して、前記メモリサブアレイのうちの一方の第１ワード線に接続されたメモリセル群に１回目リフレッシュ動作が実行され、前記第２リフレッシュ起動信号に応答して、前記一方の前記第１ワード線とは異なる、第２ワード線に接続されたメモリセル群に２回目リフレッシュ動作が実行される。 - 特許庁

To provide a refresh apparatus for a semiconductor memory device in which normal cell and a redundant cell can be a simultaneously refreshed and a test time can be shortened, and a refresh method.例文帳に追加