「Memory refresh」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

By such a memory, as an external clock is supplied to the command input buffer at the time of data holding mode, a refresh-command is inputted and self-refresh operation can be performed, at the time, an external clock is not supplied to the address input buffer and the data input buffer, current consumption caused by the above can be reduced.例文帳に追加

かかるメモリによれば，データ保持モード時において，外部クロックがコマンド入力バッファに供給されるので，リフレッシュコマンドを入力してセルフリフレッシュ動作を行うことができ，そのとき外部クロックのアドレス入力バッファやデータ入力バッファへの供給が行われないので，それに伴う消費電流を削減することができる。 - 特許庁

Each of the core chips CC0 to CC7 includes: a layer address comparison circuit 47 for determining whether the address information SIDADD specifies its own core chip; and a refresh control circuit 200 for refreshing its own memory cell on the basis of the refresh control signal REFb when the address information SIDADD specifies its own core chip.例文帳に追加

コアチップＣＣ０〜ＣＣ７は、アドレス情報ＳＩＤＡＤＤが自らのコアチップを指定するものであるか否かを判定する層アドレス比較回路４７と、アドレス情報ＳＩＤＡＤＤが自らのコアチップを指定するものであるとき、リフレッシュ制御信号ＲＥＦｂに基づき、自らのメモリセルをリフレッシュするリフレッシュ制御回路２００とを含む。 - 特許庁

The refreshing control circuit 30 divides the memory area of a memory cell array 11 into a plurality of submemory areas beforehand, and executes a control to refresh information for a submemory area only in which the information to be refreshed is held in a use state when the information is refreshed among the submemory areas, and not to refresh the information for the submemory area in which information refreshing is unnecessary in a nonuse state.例文帳に追加

リフレッシュ制御回路３０は、メモリセルアレイ１１のメモリ領域を複数のサブメモリ領域にあらかじめ区分しておき、それらのサブメモリ領域のうち情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに対して情報のリフレッシュを行い、不使用状態にあってリフレッシュを必要としないサブメモリ領域についてはリフレッシュを行わない、という制御を実行する。 - 特許庁

To reduce a peak current of one refresh operation than before; to avoid an interference between adjacent banks; and to prevent a data destruction of a memory cell caused by a lack of data hold time in a large capacity semiconductor storage device having a multi-bank configuration.例文帳に追加

多バンク構成の大容量化した半導体記憶装置において、１回のリフレッシュ動作におけるピーク電流を従来よりも下げ、隣接するバンクの干渉を避け、データホールド時間の不足によるメモリセルのデータ破壊を防ぐこと。 - 特許庁

In a semiconductor device having a plurality of semiconductor chips, a fuse element section 104 for adjusting the internal power source potential of a memory chip 101 and a fuse element section 105 for adjusting refresh- timing are arranged at a logic chip 102 side.例文帳に追加

複数の半導体チップを有する半導体装置において、メモリチップ１０１の内部電源電位調整用ヒューズ素子部１０４およびリフレッシュタイミング調整用ヒューズ素子部１０５をロジックチップ１０２側に配置した。 - 特許庁

The server part of a host computer for control repeats the successive reading of the registered data of a refresh table, and inquires the state of a device in an address range indicated by each registered data to a programmable logical controller(PLC), and stores it in a cache memory.例文帳に追加

制御用ホストコンピュータのサーバ部は、リフレッシュテーブルの登録データの順次読み出しを繰り返すと共に、各登録データが示すアドレス範囲のデバイスの状態をプログラマブル・ロジック・コントローラ（ＰＬＣ）に問い合わせ、キャッシュメモリに格納する。 - 特許庁

According to the semiconductor memory device and the driving method therefor, whole current consumption by the refresh operation is reduced remarkably by using an ECC (Error Correction Code) function without decreasing storage capacity of data substantially.例文帳に追加

本発明の半導体メモリ装置及びこれに対する動作方法によれば、データの貯蔵容量は実質的に減少せずとも、ＥＣＣ機能を用いて、リフレッシュ動作による全体的な電流消耗が顕著に減少される。 - 特許庁

To perform effectively refreshing of a data holding section by providing a data holding condition confirming device for making refresh-timing in volatile memory and confirming it by the confirming device without probating actual data holding section voltage.例文帳に追加

揮発性メモリにリフレッシュタイミング作成用データ保持部保持状態確認装置を設け、実際のデータ保持部電圧を検認することなく、前記確認装置によって確認することよりデータ保持部のリフレッシュを効果的に実施すること。 - 特許庁

A memory control part 130 performs refresh processing for reading the sensor parameters 1-n out of the ROM 40 and writing them to a RAM 30, and then reading the sensor parameters out of the ROM 40 and overwriting them to the RAM 30 in given timing.例文帳に追加

メモリー制御部１３０は、ＲＯＭ４０からセンサーパラメーター１〜ｎを読み出してＲＡＭ３０に書き込んだ後、所与のタイミングで、ＲＯＭ４０からセンサーパラメーターを読み出してＲＡＭ３０に上書きするリフレッシュ処理を行う。 - 特許庁

For arbitrating the access to the shared memory device among a number of masters, each master outputs a request signal for access to be transmitted to an arbitrator simultaneously with an essentially necessary instruction such as a continuously generated auto-refresh instruction.例文帳に追加

多数のマスタの間で共有メモリ装置へのアクセスを仲裁するため、マスタは連続的に発生するオートリフレッシュ命令のような必須不可欠な命令と同時に仲裁器に伝送されるアクセスのための要請信号を出力する。 - 特許庁

In addition, by continuous access determination and by including a bus sizing function, the shortening of the access cycle is realized, and the circuit size can be reduced by using signal input from the outside to generate refresh timing to the memory 4.例文帳に追加

また、連続アクセス判定やバスサイジング機能を有することでアクセスサイクルの短縮を実現するとともに、外部からの信号入力を利用してメモリ４へのリフレッシュタイミングを生成することにより、回路削減が可能となる。 - 特許庁

The memory control device 104 staggers the timing of issuing refresh commands to SDRAMs 101 and 102 to enable read access, write access and powering down (power saving control) to the SDRAM not being refreshed.例文帳に追加

メモリ制御装置１０４は、ＳＤＲＡＭ１０１、１０２に対してリフレッシュコマンドを発行するタイミングをずらすように調整し、リフレッシュ動作が行われていないＳＤＲＡＭに対し、リードアクセス、ライトアクセス及びパワーダウン（省電力制御）を可能にする。 - 特許庁

And data read out with a word line potential being that at the time of program verifying are compared with data read out with a refresh verifying potential, write-in is performed by a write-in circuit 16 for a memory cell in accordance with this compared result.例文帳に追加

そして、プログラムベリファイ時と同じワード線電位にて読み出されたデータと、リフレッシュベリファイ電位にて読み出されたデータとを比較し、この比較結果に応じてメモリセルに対して書き込み回路１６により書き込みを行う。 - 特許庁

To disclose such a technology that a data maintaining (Retention) property can be improved without losing a refresh information even when a power source is OFF state, by applying 1T-FET type (1 transistor-Field Effect Transistor Type) ferroelectric memory cell having nonvolatile property to DRAM.例文帳に追加

本発明は、不揮発性特性を有する1T-FET型(1 transistor-Field Effect Transistor Type)強誘電体メモリセルをDRAMに適用して電源のオフ時にもリフレッシュ情報を失わず、データ維持(Retention)特性を向上させることができるようにする技術を開示する。 - 特許庁

To prevent lowering of refresh performance by forming a silicide film on a gate electrode and preventing silicide formation metal from dispersing on the source and the drain of an access transistor in a state that the source and the drain of the access transistor of a memory cell area is covered with a sufficient thick insulation film regardless of the areas in a semiconductor memory device and its manufacturing method provided with a memory cell area and a logic area.例文帳に追加

メモリセル領域とロジック領域を備えた半導体メモリ装置とその製造方法において、メモリセル領域のアクセストランジスタのソース、ドレインをそれらの面積に拘わらず充分な厚さの絶縁膜で覆った状態で、そのゲート電極上にシリサイド膜を形成し、アクセストランジスタのソース、ドレインにシリサイド形成金属が拡散するのを阻止し、リフレッシュ性能の低下を防止する。 - 特許庁

The memory device includes a temperature information outputting device that outputs a temperature information code including temperature information of the memory device and a control signal generating section that receives the temperature information code and generates a control signal in a self-refresh cycle, whose state does not change due to the change of temperature at a predetermined value or lower.例文帳に追加

メモリ装置の温度情報を含む温度情報コードを出力する温度情報出力装置と、前記温度情報コードを受信して、一定値以下の温度変化ではその状態が変わらないセルフリフレッシュ周期の制御信号を生成する制御信号生成部とを備えるメモリ装置を提供する。 - 特許庁

The semiconductor memory device includes a buffer section which generates a wordline drive signal for enabling the wordline of a memory cell in response to a row address signal and a driver section which generates a wordline reset signal for disabling the wordline in response to the row address signal, a mode register wordline signal and a refresh wordline signal.例文帳に追加

本発明の半導体メモリ装置は、ロウアドレス信号に応答してメモリセルのワードラインをイネーブルさせるワードライン駆動信号を発生するバッファ部と、ロウアドレス信号、モードレジスタワードライン信号及びリフレッシュワードライン信号に応答してワードラインをディセーブルさせるワードラインリセット信号を発生するドライバ部とを含む。 - 特許庁

Control of the refresh-control circuit 25 is switched by detection of the prescribed temperature tx0 by the temperature detecting section 12A, current consumption IDD in a low temperature region can be reduced keeping a data holding characteristic of the memory cell 26 in whole temperature range by performing refresh-operation with a short period in a high temperature region, with a long period in a low temperature region.例文帳に追加

温度検出部１２Ａによる所定温度ｔｘ０の検出によりリフレッシュ制御回路２５の制御が切り替わり、高温領域において短周期で、低温領域において長周期をリフレッシュ動作を行わせることにより、全温度範囲でのメモリセル２６のデータ保持特性を維持しながら低温領域における消費電流ＩＤＤを低減することができる。 - 特許庁

The display driver comprises a control register 30, a memory control circuit 579 for performing access control to EEPROM, and a register write circuit 20 for writing a display characteristic control parameter read from EEPROM into a control register 30 when turning on the power source, re-setting the system, or refresh timing (non-display period) and performing initialization processing and refresh processing of the control register 30.例文帳に追加

制御レジスタ３０と、ＥＥＰＲＯＭのアクセス制御を行うメモリ制御回路５７９と、電源投入時、システムリセット時或いはリフレッシュタイミング（非表示期間）に、ＥＥＰＲＯＭから読み出された表示特性制御パラメータを制御レジスタ３０に書き込み、制御レジスタ３０のイニシャライズ処理、リフレッシュ処理を行うレジスタ書き込み回路２０を含む表示ドライバである。 - 特許庁

In the case that the kind of the accumulator used in an accumulation device does not exhibit a memory effect when creating the operation program by using the operation program creation device, a refresh program for fully charging the accumulator by adding an electric charge to a remaining capacity is created.例文帳に追加

運転計画作成装置で運転計画を作成するとき、蓄電装置に使用される蓄電池の種類がメモリ効果を発生しない種類時には、蓄電池に残存する容量に追加して満充電とするリフレッシュ計画を作成する。 - 特許庁

After a state of a terminal is changed to an optimum state by a control signal, the delay synchronism loop circuit is enabled, also, a state of a terminal is changed to an optimum state by a control signal while the memory device performs auto-refresh operation periodically.例文帳に追加

制御信号により端子の状態が最適状態に変更された後で遅延同期ループ回路がイネーブルされ、また、メモリ装置がオートリフレッシュ動作を周期的に行う間に制御信号により端子の状態が最適状態に変更される。 - 特許庁

This makes it possible to increase (improve) an access speed between the line memory section 31 such as the SDRAM, and the control section 15, compared to the case where the refresh process is inserted during the period when the image data is alternately read and written.例文帳に追加

従って、画像データの読み出し及び画像データの書き込みを交互に実行する間にリフレッシュ処理を挿入する場合に比べて、ＳＤＲＡＭ等のラインメモリ部３１と制御部１５との間のアクセス速度を向上（改善）できるようになる。 - 特許庁

To provide a mobile terminal which can subdivide and refresh a program area of a DRAM, reduce current consumption in a standby state by performing data loading from a flash memory to a DRAM if needed, and extend an available standby period.例文帳に追加

ＤＲＡＭのプログラム領域を細分化してリフレッシュし、必要に応じてフラッシュメモリからＤＲＡＭへのデータロードを行うことにより、待ち受け状態での消費電流を低減し、待ち受け可能時間を延ばすことができる携帯端末を提供する。 - 特許庁

The controller uses the self-refresh clock signal, and delays transition of the state control signal from the active state to the standby state, relatively to the state change corresponding to at least one external signal receiving from the memory device.例文帳に追加

該コントローラは、自己リフレッシュクロック信号を使って、メモリ装置が受信する少なくとも１つの外部信号の対応する状態変化に対して相対的に、状態制御信号のアクティブ状態からスタンバイ状態への遷移を遅延させる。 - 特許庁

The memory control part supplies power to the first storage part by controlling a power supply part, shifts the second storage part to a self-refresh mode, and stops power supply to the third storage part by controlling the power supply part.例文帳に追加

メモリ制御部は、電源供給部を制御することで第１記憶部に対して電力を供給し、第２記憶部をセルフリフレッシュモードに移行させ、電源供給部を制御することで第３記憶部に対して電力の供給を停止する。 - 特許庁

A display circuit part 1 constituting the display device is provided with a refresh circuit 6 for refreshing the voltage for driving pixels, namely, refreshing memory of memory elements in the pixels, and a control circuit part 11 of the display device is provided with two pairs of line memories 14, 15 capable of writing data for one line to be alternately used (for writing and reading).例文帳に追加

表示装置を構成する表示回路部１に画素を駆動するための電圧をリフレッシュする、すなわち画素内の記憶素子のメモリリフレッシュを行うリフレッシュ回路６を設け、かつ、表示装置の制御回路部１１に一ライン分のデータの書き込みが可能な二組のラインメモリ１４、１５を具備して交互に使用（書き込み／読み出し）する。 - 特許庁

A semiconductor storage device 20 includes memory cell arrays 1a to 1m, memory cell replacement judging circuits 2a to 2m, fuse information holding circuits 3a to 3m, fuse information holding control circuits 4a to 4m, and a refresh control circuit 5.例文帳に追加

半導体記憶装置２０には、メモリセルアレイ１ａ乃至メモリセルアレイ１ｍ、メモリセル置き換え判定回路２ａ乃至メモリセル置き換え判定回路２ｍ、ヒューズ情報保持回路３ａ乃至ヒューズ情報保持回路３ｍ、ヒューズ情報保持制御回路４ａ乃至ヒューズ情報保持制御回路４ｍ、及びリフレッシュ制御回路５が設けられている。 - 特許庁

Therefore, if a refresh counter of the number of bits corresponding to the number of the word lines existing in the sub-block is prepared in a central control circuit 2, a design change of memory capacity can be performed easily by changing the number of the sub-blocks and changing the group constitution of the sub-blocks.例文帳に追加

このため、サブブロックに存在するワード線数相当のビット数のリフレッシュカウンタを中央制御回路２に用意しておけば、サブブロックの数を変更し、サブブロックのグループ構成を変更することでメモリ容量の設計変更が容易に可能となる。 - 特許庁

The refresh control circuit 10 checks the address of the Tag RAM 5 prior to the update of display and then reads data out of a VRAM 4 and sends the data out to the memory-functional display device 3 only when the address of the VRAM 4 is rewritten into different data after the last update.例文帳に追加

リフレッシュ制御回路１０は、表示の更新に先だってＴａｇＲＡＭ５の当該アドレスを調べ、前回以降ＶＲＡＭ４の当該アドレスが異なるデータに書き換えられている場合にのみ、ＶＲＡＭ４からのデータ読み込みと該データのメモリ性表示装置３への送出を行う。 - 特許庁

Then, by receiving a screen refresh command from the external controller 40, rewrite processing of pixel data is performed based on the display data stored in the buffer memory 32, without interposition of a vertical synchronous signal V_sync in data transmission to and from the external controller 40, under driving of a driver IC 3.例文帳に追加

そして、外部コントローラ４０から画面リフレッシュコマンドを受けることで、ドライバＩＣ３による駆動の下に、外部コントローラ４０との間におけるデータ伝送に垂直同期信号Ｖ_syncが介在しなくても、バッファメモリ３２に格納した表示データを基に画素データの書き換え処理を行う。 - 特許庁

A CPU 22 in an operation unit 3 side disables information communication with a controller 2 via USB signal lines L1, L3 after operating the self refresh function of a DDR memory 21 according to the instruction for shifting to a STR mode via the USB signal lines L1, L3.例文帳に追加

操作ユニット３側のＣＰＵ２２は、ＵＳＢ信号線Ｌ１，Ｌ３を介してＳＴＲモードへの移行を指示されるのに応じて、ＤＤＲメモリ２１のセルフリフレッシュ機能を作動させた後、ＵＳＢ信号線Ｌ１，Ｌ３を介したコントローラ２との情報通信を不能にする。 - 特許庁

The a semiconductor memory device has an operation mode in which read/write operation is performed in response to a command supplied externally in synchronization with a clock, and a power-down mode in which no external read/write command is accepted, and the device performs refresh in response to an externally supplied signal during the power-down mode.例文帳に追加

クロックに同期して外部から与えられたコマンドに応答し、リードライト動作を行う動作モードと、外部からリードライトコマンドを受け付けないパワーダウンモードと、を有する半導体記憶装置であって、パワーダウンモードにおいて、外部から与えられた信号に応答してリフレッシュを行う。 - 特許庁

Each memory cell array 11a has 256 word lines, and the select circuit 15 receives a 10-bit internal address signal and an external address signal and selects and outputs either of the internal and external address signals according to a 1st refresh control signal REF1.例文帳に追加

各メモリセルアレイ１１ａは２５６本のワード線を有し、セレクト回路１５は、それぞれ１０ビットの内部アドレス信号及び外部アドレス信号を受け、第１のリフレッシュ制御信号ＲＥＦ１に基づいて内部アドレス信号又は外部アドレス信号のいずれかを選択して出力する。 - 特許庁

The sub-decode signal line functions as a conductive line for shielding static electricity for the ground line, a potential of the ground line is raised by capacity coupling with the other signal lines, electric charges are flowed out from a memory cell of the non-selection sub-word line, and deterioration of the refresh property is prevented.例文帳に追加

サブデコード信号線が、接地線に対する静電遮蔽用の導電線として機能し、接地線の電位が他の信号線との間の容量結合により上昇して、非選択サブサード線のメモリセルから電荷が流出してリフレッシュ特性が劣化するのを防止する。 - 特許庁

To provide a timing signal generating circuit and an image processing apparatus provided with the same for suppressing or interrupting the effect of noise or voltage variations of a power supply due to memory refresh on image data and a timing signal for synchronizing image data processing in the case of processing the image data.例文帳に追加

画像データを処理する際、当該画像データ処理を同期させるタイミング信号および画像データが受ける、メモリリフレッシュによる電源の電圧変動やノイズの影響を抑制または遮断するタイミング信号生成回路およびそれを備えた画像処理装置を提供する。 - 特許庁

This device is provided with terminals comprising variable resistor circuits respectively and passing through external signals for operating memory devices respectively, and a control circuit outputting a control signal controlling a resistance value included in the variable resistor circuit in accordance with a command enable-signal indicating activation of auto-refresh operation of a memory device and an external enable-signal for activating a delay synchronism loop circuit.例文帳に追加

それぞれ可変抵抗回路を含み、それぞれメモリ装置を動作させるための外部信号を通過させる端子と、メモリ装置のオートリフレッシュ動作の活性化を示すコマンドイネーブル信号及び遅延同期ループ回路を活性化するための外部イネーブル信号に応じて可変抵抗回路に含まれた抵抗値を制御する制御信号を発する制御回路とを備える。 - 特許庁

To display the absolute residual ratio of a rechargeable battery, display the relative residual ratio which is the ratio of the residual capacity to the maximum capacity considering deterioration, memory effect and operating environment, and display the refresh discharging by the memory effect, battery charging, a battery life and battery replacement.例文帳に追加

充電式電池の絶対残存率の表示及び劣化状態, メモリ効果状態, 各使用環境を加味した実力容量に対する残存容量の割合である相対残存率の表示を可能とし、さらにメモリ効果によるリフレッシュ放電表示, 電池充電表示，電池寿命表示、電池交換表示等を行うことができるようにした電動車両の電池状態表示装置を提供する。 - 特許庁

To provide a game machine, a production expression method therefor, a memory medium and a server which allow players to refresh themselves for easier handling of the subsequent game by forgetting the result of the preceding games at the start of varying identifying information images while enabling to impress the start of games simply and clearly.例文帳に追加

識別情報画像の変動開始時において、遊技者にとって前回の遊技の結果を忘れて新たな気持ちで次回の遊技を行いやすくするとともに、遊技の開始を端的にしかも鮮明に印象づけることを可能とする遊技機、遊技機の演出表現方法、記憶媒体及びサーバを提供すること。 - 特許庁

As a result, negative electric charges formed on the interface of the light oxide films 11a and 11b, the sidewall film 12 of the upper layer thereof and a sidewall spacer 16 can be reduced, the refresh characteristics of memory cells can be improved, and the occurrence of the kink phenomenon in the p-channel type MISFET of the peripheral circuit can be reduced.例文帳に追加

その結果、ライト酸化膜１１ａ、１１ｂとその上層のサイドウォール膜１２およびサイドウォールスペーサ１６との界面に形成される負電荷量を低減させることができ、メモリセルのリフレッシュ特性を向上させ、周辺回路のｐチャネル型ＭＩＳＦＥＴのキンク現象の発生の低減させることができる。 - 特許庁

Further, the device is provided with a spare discriminating circuit 5 holding the relieving information for relieving the memory cell which cannot take out the information normally, and shared respectively in replacement of the word line WL by the spare word line SWL based on this relieving information and change of a refresh period of the word line WL based on this relieving information.例文帳に追加

さらに正常に情報を取り出すことができないメモリセルを救済するための救済情報を保持し、この救済情報に基いたワード線ＷＬのスペアワード線ＳＷＬへの置き換え、および救済情報に基いたワード線ＷＬのリフレッシュ周期の変更でそれぞれ共有されるスペア判定回路５を具備する。 - 特許庁

A control circuit 18a and a timing control circuit 18b select the first word line and a second word line which is different from the first word line and which shares a pair of bit lines with the first word line, and executes a refresh operation of a memory cell connected to the word lines at a second frequency which is higher than a first frequency of a clock signal supplied from the outside.例文帳に追加

制御回路１８ａ及びタイミング制御回路１８ｂは、第１のワード線とビット線対を共有する第１のワード線とは異なる第２のワード線を選択し、当該ワード線に接続されるメモリセルのリフレッシュ動作を、外部から供給されるクロック信号の第１の周波数に比べて高い第２の周波数で実行する、ことを特徴とする。 - 特許庁

The self refresh module includes the oscillator constituted so as to supply a first signal having a first frequency, a trimming divider constituted so as to supply a second signal having a second frequency by trimming the first signal, and a temperature sensor constituted so as to supply a temperature signal by sensing the temperature of a memory device.例文帳に追加

セルフリフレッシュモジュールは、第１の周波数を有する第１の信号を供給するように構成された発振器と、上記第１の信号をトリミングして、第２の周波数を有する第２の信号を供給するように構成されたトリミング分周器と、上記メモリデバイスの温度を感知して、温度信号を供給するように構成された温度センサとを有している。 - 特許庁

In this semiconductor memory, a clock input buffer which outputs an internal clock signal INCLK is provided, and a NOT circuit 15 into which a external signal/CS is input is provided; and the output of the NOT circuit 15 and a refresh demand signal RFR are input, and an OR circuit 16 which outputs their logical sum as an internal clock enable signal INCE to the clock input buffer 10 is provided.例文帳に追加

半導体記憶装置において、内部クロック信号ＩＮＣＬＫを出力するクロック入力バッファを設け、外部信号／ＣＳが入力されるＮＯＴ回路１５を設け、このＮＯＴ回路１５の出力及びリフレッシュ要求信号ＲＦＲが入力され、その論理和を内部クロックイネーブル信号ＩＮＣＥとして、クロック入力バッファ１０に対して出力するＯＲ回路１６を設ける。 - 特許庁

This circuit is a semiconductor integrated circuit having a load circuit 8 including a volatile memory, in a standby state of a semiconductor integrated circuit, supplying electric power to the load circuit 8 is stopped for the prescribed period, while data stored in the load circuit 8 is held by supplying refresh-voltage to the load circuit 8 after elapsing the prescribed period.例文帳に追加

揮発性のメモリを含む負荷回路８を有する半導体集積回路であって、半導体集積回路の待機状態においては、負荷回路８への電力供給を所定期間中止すると共に、該所定期間経過後に負荷回路８へリフレッシュ電圧を供給することにより負荷回路８に記憶されているデータを保持することを特徴とする半導体集積回路を提供する。 - 特許庁