「Memory refresh」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

When refresh-operation, normal read-out operation of data, or write-in operation of data are overlapped, refresh-operation has priority, and data of a memory cell which can be read out is decided based on parity.例文帳に追加

リフレッシュ動作と、通常のデータの読み出し動作または書き込み動作とが重なった場合、リフレッシュ動作を優先し、読み出すことができないメモリセルのデータをパリティに基づき確定する。 - 特許庁

In low current consumption refresh-operation of this device, as at least a value of one bit out of a plurality of bits constituting the internal row address signal is fixed, refresh-operation is performed only for a memory cell in a refresh-region previously decided.例文帳に追加

本発明に関わる低消費電流リフレッシュ動作では、内部ロウアドレス信号を構成する複数ビットのうちの少なくとも１ビットの値が固定されるため、リフレッシュ動作は、予め決められたリフレッシュ領域内のメモリセルに対してのみ行われる。 - 特許庁

The method for refreshing the memory device has a stage for storing information related to at least one refresh command into a refresh register, and a stage for determining whether to activate an internal refresh operation at a transition in a port authority according to the information stored in the refresh register.例文帳に追加

メモリ装置のリフレッシュ動作の実行方法であって、少なくとも一つのリフレッシュ命令についての情報をリフレッシュレジスタに保存する段階と、前記リフレッシュレジスタに保存された前記情報に基づいてポート権限の移行時点で内部リフレッシュ動作を活性化するか否かを決定する段階とを有する。 - 特許庁

To provide a refresh-period being suitable for a refresh-holding characteristic time without being affected by dispersion by manufacturing and without requiring a test time for characteristics measurement of large scale before adjustment of a refresh-time, and a synchronous type semiconductor memory in which current consumption in refresh-operation can be reduced.例文帳に追加

製造ばらつきに影響されることなく、リフレッシュ時間の調整前に多大な特性測定のための試験時間を要することもなく、リフレッシュ保持特性時間に最適なリフレッシュ周期を提供し、リフレッシュ動作における消費電流の低減を図ることができる同期型半導体記憶装置を提供すること。 - 特許庁

This memory includes an access control circuit 25 which performs internal access operation, based on an external access operation; a refresh control circuit 22 which performs refresh operation; and a refresh split control circuit 23 which splits the refresh operation into a read operation RFRD and rewrite operations RFRS1 and RFRS2.例文帳に追加

このメモリは、外部アクセス動作に基づいて、内部アクセス動作を行うアクセス制御回路２５と、リフレッシュ動作を行うリフレッシュ制御回路２２と、リフレッシュ動作を、読出し動作ＲＦＲＤと再書込み動作ＲＦＲＳ１およびＲＦＲＳ２とに分割するリフレッシュ分割制御回路２３とを備えている。 - 特許庁

The memory includes a circuit 800 as the directed auto-refresh memory bank selecting part configured to simultaneously select a first of the at least two memory banks for read or write operation and a second of the at least two memory banks for directed auto-refresh.例文帳に追加

上記メモリは、上記少なくとも２つの各メモリバンクの内における、読み出し書き込み動作のための第１のメモリバンクと、上記少なくとも２つの各メモリバンクの内における、指定自動リフレッシュのための第２のメモリバンクとを同時に選択するように構成された、指定自動リフレッシュメモリバンク選択部としての回路８００を含んでいる。 - 特許庁

To provide a semiconductor memory device that can be microfabricated while ensuring a refresh time margin sufficiently.例文帳に追加

リフレッシュ時間のマージンを十分に確保しつつ、微細化が可能な半導体記憶装置を提供することを目的とする。 - 特許庁

Since refresh control can be performed from a memory controller also in the power-down mode, access is performed without a delay after release of power-down.例文帳に追加

パワーダウンモードにおいてもメモリコントローラからリフレッシュ制御が行えるので、パワーダウン解除後に遅滞なくアクセスできる。 - 特許庁

To reduce the power consumption of a display control unit equipped with a volatile memory requiring refresh operation to hold storage.例文帳に追加

記憶の保持にリフレッシュ動作を要する揮発性メモリを備えた表示制御装置の消費電力を低減する。 - 特許庁

Also, data which cannot be written in a memory cell due to priority of refresh-operation is held temporarily in a write-data buffer 4.例文帳に追加

また、リフレッシュ動作を優先したためメモリセルに書き込むことができないデータをライトデータバッファ４に一時的に保持する。 - 特許庁

To provide a semiconductor memory device that optimally selects an activated word line address when a refresh command is input.例文帳に追加

リフレッシュコマンドが入力された場合、活性化ワード線アドレスを最適に選択できる半導体記憶装置を提供する。 - 特許庁

To perform refresh operations to a plurality of memory arrays of dynamic memories at appropriate timing according to temperature states.例文帳に追加

複数のダイナミック型メモリのメモリアレイに対して、温度状態に応じて適切なタイミングによりリフレッシュ動作を行う。 - 特許庁

As a result, it is possible to reduce the circuit scale and refresh the memory without lowering the access efficiency.例文帳に追加

この結果、回路規模の増加を最小限に抑えて、アクセス効率を低下させることなくリフレッシュ動作を実行できる。 - 特許庁

To improve refresh performance in a DRAM (Dynamic Random Access Memory) sense amplifier by providing bias sensing suitable for the DRAM sense amplifier.例文帳に追加

ＤＲＡＭ（ダイナミックランダムアクセスメモリ）センス増幅器の好適なバイアスセンシングを提供してリフレッシュ性能を向上させる。 - 特許庁

To secure a long refresh cycle time by securing long data maintain period even when there is certain current leakage from a memory cell.例文帳に追加

メモリセルから少々の電流洩れがあっても、データ保持時間を長く確保して、長いリフレッシュサイクル期間を得る。 - 特許庁

To provide a semiconductor memory in which a refresh-cycle time can be shortened and power consumption at the time of refreshing can be reduced.例文帳に追加

リフレッシュサイクル時間を短縮でき、しかもリフレッシュ時の消費電力を低減できる半導体メモリを提供する。 - 特許庁

To reduce overhead of a refresh operation during NAP mode application of an RDRAM memory controller employing an open page policy.例文帳に追加

オープンページ方式を採るＲＤＲＡＭメモリコントローラのＮＡＰモード適用時におけるリフレッシュ動作のオーバーヘッドを低減する。 - 特許庁

During a sleep mode, a self-refresh signal causes the control signal to disable the external inputs in the memory device.例文帳に追加

メモリデバイスで休眠モードの動作中、セルフリフレッシュ信号は外部入力を無効にする制御信号の原因である。 - 特許庁

To provide a refresh control circuit refreshing only a desired specific region of each bank of a semiconductor memory.例文帳に追加

半導体メモリの各バンク別に所望の特定領域のみをリフレッシュすることができるリフレッシュ制御回路を提示する。 - 特許庁

To provide a method and a device for dynamically regulating a refresh rate of a memory module according to a computer system condition.例文帳に追加

コンピュータシステムの状態に応じてメモリモジュールのリフレッシュレートを動的に調節する方法及び装置を提供すること。 - 特許庁

To perform a test of refresh characteristics in a semiconductor memory device having a function of refreshing without being instructed externally.例文帳に追加

外部から命令されることなくリフレッシュする機能を有する半導体記憶装置でリフレッシュ特性のテストを実施する。 - 特許庁

In the timing chart 100; during a refresh operation of WL1, the SA00 of the memory bank 101 and the SA20 of the memory bank 103 are overdriven and the SA10 of the memory bank 102 and the SA30 of the memory bank 104 are not overdriven.例文帳に追加

タイミングチャート１００では、ＷＬ１のリフレッシュ動作時に、メモリバンク１０１のＳＡ００とメモリバンク１０３のＳＡ２０をオーバードライブさせ、メモリバンク１０２のＳＡ１０とメモリバンク１０４のＳＡ３０をオーバードライブさせない。 - 特許庁

The memory card has a function for acquiring a power off timer value set in the memory host being attached and sets appropriate refresh operation time for every use environment even under a situation that the memory card is used on a plurality of memory hosts.例文帳に追加

メモリ・カードは、装着中のメモリ・ホストに設定されているパワーオフ・タイマ値を取得する機能を備え、複数のメモリ・ホスト上で使用するという状況下であっても、使用環境毎に適当なリフレッシュ動作時間を設定する。 - 特許庁

The apparatus is provided with a refresh circuit 8 in which performing of re-write processing of programming data by a programming data write-in circuit 7 is detected, refresh processing for a DRAM memory 9 is performed instead of a DRAM memory control circuit 3 of FGPA 1.例文帳に追加

プログラミングデータ書込み回路７によるプログラミングデータの再書込み処理の実施を検出すると、ＦＧＰＡ１のＤＲＡＭメモリ制御回路３の代わりに、ＤＲＡＭメモリ９に対するリフレッシュ処理を実施するリフレッシュ回路８を設ける。 - 特許庁

While applying the refresh voltage, programming of the PMC memory cell in the erased state to the programmed state is prevented, and that, by applying the refresh voltage, stabilizing the programmed state of the PMC memory cell is performed.例文帳に追加

リフレッシュ電圧は、リフレッシュ電圧を印加する間、消去状態にあるＰＭＣメモリセルのプログラム状態へのプログラムが防止され、また、リフレッシュ電圧を印加することによって、ＰＭＣメモリセルのプログラム状態が安定になるように選択される。 - 特許庁

When program operation for the memory cell MC is performed, program for a program object cell PMC and refresh for a refresh object cell RMC are performed using a threshold of the second reference cell RC2 corresponding to a program state of the memory cell MC to verify.例文帳に追加

メモリセルＭＣへのプログラム動作時には、プログラム対象セルＰＭＣに対するプログラムと共に、リフレッシュ対象セルＲＭＣに対するリフレッシュを、メモリセルＭＣのプログラム状態に対応する第２リファレンスセルＲＣ２の閾値をベリファイに用いて行う。 - 特許庁

This memory is provided with non-volatile memory cells 41 having a ferroelectric capacitor 42 and a control section 11 comprising a refresh- controller for rewriting data in the non-volatile memory cells 41.例文帳に追加

このメモリは、強誘電体キャパシタ４２を有する不揮発性のメモリセル４１と、その不揮発性のメモリセル４１に対して再書き込みするためのリフレッシュコントローラを含む制御部１１とを備えている。 - 特許庁

In this case, a memory controller performs access operation to any of the memory blocks and refresh operation to at least one of the memory blocks which does not perform the access operation in response to the access request.例文帳に追加

この際、メモリ制御部は、メモリブロックのいずれかに対するアクセス動作と、アクセス動作を実行しないメモリブロックの少なくとも１つに対するリフレッシュ動作とを、アクセス要求に応答して実行する。 - 特許庁

To provide a semiconductor memory, in which the improvement in the speed and decrease in the consumed electric current are possible, in the semiconductor memory which is provided with a self refresh function and of which the memory array is formed from a DRAM.例文帳に追加

セルフリフレッシュ機能を備えメモリアレイがＤＲＡＭにより形成された半導体記憶装置において、高速化及び消費電流の低減が可能な半導体記憶装置を提供する。 - 特許庁

To obtain a semiconductor memory device which includes a plurality of memory units and can suppress a power supply noise by making an execution timing of refresh operation to be different for each memory unit.例文帳に追加

複数のメモリ部を備える半導体記憶装置において、リフレッシュ動作の実行タイミングをメモリ部毎に異ならせることにより、電源ノイズを抑制することが可能な半導体記憶装置を得る。 - 特許庁

The read-out control circuit supplies a read-out signal for reading out data from a memory cell MC to at least one memory core to which a refresh signal is not supplied, and operates a memory core as a read-out core.例文帳に追加

読み出し制御回路は、メモリセルMCからデータを読み出すための読み出し信号を、リフレッシュ信号が供給されないメモリコアの少なくとも１つに供給し、メモリコアを読み出しコアとして動作させる。 - 特許庁

A semiconductor memory device comprises a memory cell array 200 refreshed based on a refresh timing signal generated by a refresh timing signal generating circuit 152-1 and having the prescribed refresh period, and a data holding block function control circuit 151 selecting a block which holds data in the memory cell array 200 divided into a plurality of blocks.例文帳に追加

半導体記憶装置は、リフレッシュタイミング信号発生回路１５２−１によって発生される、所定のリフレッシュ周期を有するリフレッシュタイミング信号に基づいてリフレッシュされるメモリセルアレイ２００と、所定の指示信号に基づいて、複数のブロックに分割されたメモリセルアレイ２００においてデータを保持すべきブロックを選択するデータ保持ブロック機能コントロール回路１５１とを含む。 - 特許庁

The demultiplexer (34) is inhibited to fetch this refresh activation instruction signal when the adjacent memory blocks are in an active state and also the corresponding memory block in an active state or has already been refreshed, and transfers this refresh activation instruction signal to a local control circuit arranged for the following stage memory sub-block on the route for transferring the refresh activation instruction signal.例文帳に追加

デマルチプレクサ（３４）は、隣接メモリサブブロックが非活性状態にありかつ対応のメモリブロックが活性状態にあるかまたはリフレッシュが完了しているときには、このリフレッシュ活性化指示信号の取込が禁止され、リフレッシュ活性化指示信号転送経路の次段のメモリサブブロックに対して設けられたローカル制御回路へこのリフレッシュ活性化指示信号を転送する。 - 特許庁

The memory 126 includes a refresh circuit 128, enabling continued retention of the image data by the operation in a self-refresh mode, while suppressing power consumption even when the power of the digital camera is switched off.例文帳に追加

メモリ１２６はリフレッシュ回路１２８を備え、セルフリフレッシュモードで動作することによりデジタルカメラの電源が切断されても消費電力を抑えながら画像データを保持し続けることが可能である。 - 特許庁

To provide an electronic apparatus capable of suppressing power consumption as the entire apparatus by making an expansion memory execute a self-refresh mode in the case of no access to the expansion memory.例文帳に追加

増設メモリにアクセスしない場合には、セルフリフレッシュモードを実行させ、機器全体として消費電力の抑制を図ることのできる電子機器を提供する。 - 特許庁

To provide a semiconductor memory device or the like to effectively use a cache memory for a plurality of banks and reduce current consumption during self-refresh.例文帳に追加

複数のバンクに付随するキャッシュメモリの有効活用とＰＡＳＲによるセルフリフレッシュ時の消費電流の低減を両立可能な半導体メモリ装置等を提供する。 - 特許庁

Namely, refresh object data read from the sense amplifiers 62, 63 are stored once in either spare memory cells and then read again after that and are written in an original memory cell.例文帳に追加

すなわち、センスアンプ６２，６３に読出されたリフレッシュ対象のデータは、いずれかのスペアメモリセルに一旦記憶され、その後再び読出されて元のメモリセルに書込まれる。 - 特許庁

To provide a memory access control circuit capable of efficiently executing access requests and refresh even when the access requests to a semiconductor memory are successively issued.例文帳に追加

半導体メモリに対するアクセス要求が連続して発行される場合でも、アクセス要求とリフレッシュとを効率良く実行することができるメモリアクセス制御回路を提供する。 - 特許庁

To provide a semiconductor memory apparatus reducing a leakage current during a power down mode or a self refresh mode of the semiconductor memory apparatus.例文帳に追加

本発明は、半導体メモリ装置のパワーダウン装置のパワーダウンモード又はセルフリフレッシュモードにおいて、漏れ電流を減少させるための半導体メモリ装置を提供する。 - 特許庁

A semiconductor integrated circuit is provided with a logic circuit and a plurality of semiconductor memory devices formed on a semiconductor substrate, and a refresh control circuit for controlling the semiconductor memory devices.例文帳に追加

半導体基板上に形成される論理回路および複数の半導体記憶装置と、半導体記憶装置を制御するリフレッシュ制御回路とを有する。 - 特許庁

The semiconductor memory has: a refresh timer for automatically refreshing of the interior of the semiconductor memory; and a decision circuit deciding the priority order of accessing and refreshing.例文帳に追加

半導体メモリは、リフレッシュ動作を内部で自動的に実行するために、リフレッシュタイマと、アクセス動作およびリフレッシュ動作の優先順を決める裁定回路を有している。 - 特許庁

By detecting the generation of memory effect of battery, the charge and discharge is made while switching the operation of battery from the usual battery range set to the refresh set range where the generation of memory effect of battery has occurred.例文帳に追加

電池のメモリ効果の発生を検出して、メモリ効果の発生した電池を、通常設定範囲からリフレッシュ設定範囲に切り換えて充放電させる。 - 特許庁

To provide a semiconductor memory device in which a current required for refresh operation can be reduced preventing increment of chip area.例文帳に追加

チップ面積の増大を防止しつつリフレッシュ動作に必要な電流を低減可能な半導体記憶装置を提供する。 - 特許庁

A holding circuit holds respectively information of completion/incompletion of refreshing for memory cells in each bank indicated by a refresh address.例文帳に追加

保持回路は、リフレッシュアドレスが示す各バンク内のメモリセルについて、それぞれリフレッシュの完了・未完了の情報を保持する。 - 特許庁

Then, a signal self_refresh becomes HIGH (3), and a self-refresh operation is instructed to an SDRAM (Synchronous Dynamic Random Access Memory) 9 through an SDRAM controller 33.例文帳に追加

すると、信号ｓｅｌｆ＿ｒｅｆｌｅｓｈがＨＩＧＨとなり（３）、ＳＤＲＡＭコントローラ３３を介してＳＤＲＡＭ９にセルフリフレッシュ動作が指示される。 - 特許庁