「Memory refresh」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

To provide a semiconductor memory device comprising a plurality of core chips and an interface chip, which allows reduction in the minimum issue interval for the refresh command.例文帳に追加

複数のコアチップとインターフェースチップからなる半導体記憶装置においてリフレッシュコマンドの最短発行間隔を短縮する。 - 特許庁

To obtain a memory device in which a level of a peak current at the time of sensing operation and refresh operation of a sense amplifier can be reduced.例文帳に追加

センスアンプのセンシング動作時及びリフレッシュ動作時のピーク電流のレベルを小さくすることのできるメモリ装置を得る。 - 特許庁

To provide a semiconductor memory in which a waveform of an internal signal starting refresh can be detected, and the waveform can be monitored.例文帳に追加

リフレッシュを起動する内部信号の波形を検出し、該波形をモニタすることができる半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory element which allows unnecessary power consumption associated with an operation in a self refresh mode to be reduced.例文帳に追加

セルフリフレッシュモードの動作に伴う不必要な電力消費を節減することができる半導体メモリ素子を提供すること。 - 特許庁

In the memory control circuit 107, a refresh-period is decided based on these internal clock 109 and the enable-signal 110.例文帳に追加

メモリコントロール回路１０７では、これ等の内部クロック１０９及びイネーブル信号１１０に基づいてリフレッシュ周期を判定する。 - 特許庁

To provide a technique capable of relaxing the long cycle restriction in a semiconductor memory device requiring a refresh operation.例文帳に追加

リフレッシュ動作を必要とする半導体メモリ装置におけるロングサイクル制限を緩和することのできる技術を提供する。 - 特許庁

To provide a semiconductor memory in which current consumption of a circuit system relating to refresh-operation can be reduced effectively.例文帳に追加

リフレッシュ動作に関与する回路系の消費電流を有効に低減することができる半導体記憶装置を提供すること。 - 特許庁

A self-refresh timing generator 71 detects existence/absence of a read signal outputted from a control signal generating part 13a of a DRAM controller 13a to a memory bank 55, when the read signal is not detected in a prescribed time, the generator 7 generates a refresh signal, and outputs it to a refresh suppression register 72.例文帳に追加

セルフリフレッシュタイミング発生器７１は、DRAMコントローラ１３の制御信号発生器１３ａよりメモリバンク５５に出力される読み出し信号の有無を検出し、所定時間内に読み出し信号が検出されない場合、リフレッシュ信号を発生し、リフレッシュ抑止レジスタ７２に出力する。 - 特許庁

In another aspect, partial array self-refresh operation is performed by controlling row addresses of one or more corresponding to a partial cell array in self-refresh operation, and at this juncture, reduction of current consumption of self-refresh is performed by cutting off activation of a part being not used in a memory bank.例文帳に追加

或いは、部分アレーセルフリフレッシュ動作は、セルフリフレッシュ動作中における部分セルアレーに対応する一つ以上のローアドレスを制御することによって実行され、この際、セルフリフレッシュ電流消費の低減は、メモリバンクの不使用の部分の活性化遮断によってなされる。 - 特許庁

To reduce power consumption by separating an image memory of a color copying machine into a color memory and a black/white memory, individually carrying out power control in response to an operating mode, and controlling the stop of power application (brought into a self-refresh mode) to the color memory.例文帳に追加

カラー複写機の画像メモリをカラーメモリ、白黒メモリと分けて動作モードに応じて個別に電力制御を行い、白黒コピー時はカラーメモリ部の電源供給を止める（セルフリフレッシュモードにする）ような制御を行い消費電力低減をはかる。 - 特許庁

To solve the problem that in the case of a UMA configuration sharing a main memory of a CPU with a display memory, fetching of display data in synch with refresh timing of display is periodically generated in a bus connecting the CPU and the main memory, to decrease a memory access bandwidth.例文帳に追加

ＣＰＵのメインメモリと表示用メモリを共有したＵＭＡ構成の場合、表示のリフレッシュタイミングに合わせた表示データの取りこみがＣＰＵとメインメモリを結ぶバスに定期的に発生し、ＣＰＵのメモリアクセス帯域幅が減少してしまう。 - 特許庁

A DRAM 10 is provided with a sleep mode in which control of an internal circuit supplying a power source to a memory core including a memory cell and control of refreshing for a memory core are combined to a power down mode, ad refresh-stop mode (Nap mode), and a partial self-refresh mode (S-Ref mode), these modes are selected in a program mode Pro, PE.例文帳に追加

ＤＲＡＭ１０は、パワーダウンモードにメモリセルを含むメモリコアに電源を供給する内部回路の制御と、メモリコアに対するリフレッシュの制御を組み合わせた「スリープモード」、「リフレッシュ停止モード（Ｎａｐモード）」、「部分セルフリフレッシュモード（Ｓ−Ｒｅｆモード）」を備え、これらモードをプログラムモードＰｒｏ，ＰＥにおいて選択する。 - 特許庁

To provide arrangement of a semiconductor memory provided with a self-refresh mode in which only a part of memory region is to be refreshed, while a part of memory region which is to be refreshed can be specified with high degree of freedom.例文帳に追加

一部のメモリ領域のみをリフレッシュ対象とするセルフリフレッシュモードを備えるとともに、リフレッシュ対象となる一部のメモリ領域を高い自由度で指定できる半導体記憶装置の構成を提供する。 - 特許庁

This system includes a mechanism intended for the historical monitoring of memory use, the analysis of memory use, memory refresh by a high-value (for instance, high-usability) page, the efficiency of I/O prefetch and positive disc management.例文帳に追加

このシステムは、メモリ使用の履歴的の監視、メモリ使用の分析、高価値（例えば利用度が高い）のページによるメモリのリフレッシュ、Ｉ／Ｏプリフェッチの効率、および積極的なディスク管理を目的とする機構を含む。 - 特許庁

The number of simultaneous activities at the refresh of a memory cell array is kept as it is by setting an internal test mode, and at the refresh operation of a DRAM, the operation is carried out by an externally inputting address signal not an internally generating address signal.例文帳に追加

内部のテストモードを設定することで、メモリセルアレイのリフレッシュ時の同時活性数をそのままで、ＤＲＡＭのリフレッシュ動作時には、内部発生アドレス信号ではなく外部入力アドレス信号によって動作を行う。 - 特許庁

When a refresh occurs during reading and scanning of the memory 120, a display controller 130 skips the reading of the grayscale data corresponding to rows subsequent to the row that is read and scanned when the refresh occurs.例文帳に追加

表示メモリ１２０の読出走査の途中で、書換が発生したとき、ディスプレイコントローラ１３０は、書換が発生したときに読出走査していた行の次行以降に相当する階調データの読出をスキップさせる。 - 特許庁

If a refresh has occurred during a reading and scanning operation of the display memory 120, a display controller 130 skips the reading operation of the grayscale data corresponding to rows subsequent to the row which was being read and scanned when the refresh occurred.例文帳に追加

表示メモリ１２０の読出走査の途中で、書換が発生したとき、ディスプレイコントローラ１３０は、書換が発生したときに読出走査していた行の次行以降に相当する階調データの読出をスキップさせる。 - 特許庁

To provide a semiconductor memory in which the number of instruction words can be decreased, conforming to a form of burst using a burst refresh system and electric power at refresh operation can be thereby reduced.例文帳に追加

バーストリフレッシュ方式を用いてバーストの形に従い命令語の個数を減少させることができ、それによりリフレッシュ動作時の電力を減少させるリフレッシュプログラムが可能な半導体メモリ装置を提供する。 - 特許庁

Also, after refreshing is completed responding to the refresh- instruction, bus efficiency is further improved by performing automatically operation activating the bank of which refresh is completed by the semiconductor memory.例文帳に追加

また、リフレッシュ命令に応答してリフレッシュが完了した後に、半導体メモリ装置がそのリフレッシュ完了したバンクを活性化させる動作をも自動的に行うことによって、バス効率をさらに向上させうる。 - 特許庁

An instruction decoder 38 decodes a signal from an instruction buffer 36 and when the semiconductor memory cell reaches an automatic refresh mode, an automatic refresh signal aref of a prescribed level is sent to an input buffer generator 34 and a low active generator 40.例文帳に追加

命令デコーダ３８は、命令バッファ３６からの信号をデコードし、半導体メモリ素子が自動リフレッシュモードに達すると、所定レベルの自動リフレッシュ信号arefを入力バッファジェネレータ３４とローアクティブジェネレータ４０に送る。 - 特許庁

To provide an interface circuit, a memory system, and an access control method without need of considering execution timing of a refresh operation in performing continuous access to the same block of a storage device whose refresh is necessary.例文帳に追加

リフレッシュが必要な記憶装置の同一ブロックに対して連続アクセスを行う際、リフレッシュ動作の実行タイミングを考慮する必要のない、インターフェース回路、メモリシステム、およびアクセス制御方法を提供すること。 - 特許庁

The semiconductor memory device executes refresh to word lines sequentially corresponding to the row address designated by the value of a refresh counter under normal operation.例文帳に追加

本発明の半導体記憶装置は、通常動作時に所定の間隔でリフレッシュ要求を受けたとき、リフレッシュカウンタ１５のカウント値により示される行アドレスに対応するワード線を対象として順次リフレッシュを実行する。 - 特許庁

The refresh suppression register 72 is set previously to 'on' or 'off', by the control signal generating part 13a when it is set to 'on', the register 72 suppresses an inputted refresh signal, and does not output it to the memory bank 55.例文帳に追加

リフレッシュ抑止レジスタ７２は、制御信号発生部１３ａより予めオンまたはオフに設定され、オンに設定されているとき、入力されたリフレッシュ信号を抑止して、メモリバンク５５に出力しない。 - 特許庁

A part of a memory region to be subjected to refresh-operation is selected in accordance with one part of address bits (Am-An).例文帳に追加

リフレッシュ動作の対象となる一部のメモリ領域は、セルフリフレッシュエントリサイクルにおける一部のアドレスビット（Ａｍ〜Ａｎ）に応じて選択される。 - 特許庁

This memory controller 100 is provided with a BANK/ROW address comparison section 7, and a refresh request generation section 8.例文帳に追加

本発明に係るメモリ制御装置１００は、ＢＡＮＫ／ＲＯＷアドレス比較部７と、リフレッシュ要求生成部８とを備えている。 - 特許庁

To provide a semiconductor memory device of a design system capable of raising performance by suppressing degradation of access speed by a refresh operation.例文帳に追加

リフレッシュ動作によるアクセス速度の劣化を抑止することで、性能を向上させる設計方式の半導体記憶装置の提供。 - 特許庁

To provide a semiconductor memory device which refreshes the specified number of word lines when a refresh command is input.例文帳に追加

１回のリフレッシュコマンドが入力された場合に、任意の数のワード本数でリフレッシュ動作をする半導体記憶装置を提供する。 - 特許庁

To properly refresh a non-volatile memory installed in an image processing device by relatively simple structure.例文帳に追加

画像処理装置に設けられた不揮発性メモリに対して、比較的に簡素な構成で適切にリフレッシュを行うことができるようにする。 - 特許庁

An operation control circuit simultaneously refreshes the first and second memory cells in response to a refresh control signal in a low power consumption mode.例文帳に追加

動作制御回路は、低消費電力モード中に、リフレッシュ制御信号に応答して、第１および第２メモリセルを同時にリフレッシュする。 - 特許庁

To provide a memory device capable of performing cell refresh between write commands when write commands are consecutively inputted.例文帳に追加

ライトコマンドが連続して入力された場合に、ライトコマンド間でセルフリフレッシュを行うことができるメモリ装置を提供することを課題とする。 - 特許庁

To provide a semiconductor memory which prevents complicated circuit constitution by dispensing with an external interface for controlling refresh operation from the outside.例文帳に追加

リフレッシュ動作を外部から制御するための外部インターフェースを不要とする抑制し、回路構成が煩雑化することを防止する。 - 特許庁

To provide a technique through which refresh operations suitable to a plurality of respective operating states a semiconductor memory can take are performed.例文帳に追加

半導体メモリ装置が取り得る複数の動作状態にそれぞれ適したリフレッシュ動作を実行することのできる技術を提供する。 - 特許庁

To provide a semiconductor memory device that externally operates on a timing condition like an SRAM product while internally performing a refresh function.例文帳に追加

内部的にリフレッシュ機能を行いながら外部的にはSRAM製品のようなタイミング条件で動作する半導体メモリ装置を提供する。 - 特許庁

The determination circuit 60 determines that the refresh command signal/REFE is outputted when the semiconductor memory device is in a standby state.例文帳に追加

判定回路６０は、半導体記憶装置がスタンバイ状態のときにリフレッシュ指令信号／ＲＥＦＥを出力すると判定する。 - 特許庁

To provide a semiconductor memory element to supply a stable high voltage during an auto-refresh operation and to provide a driving method of the element.例文帳に追加

オートリフレッシュ動作の時に安定した高電圧を供給するための半導体メモリ素子及びその駆動方法を提供すること。 - 特許庁

SEMICONDUCTOR STORAGE DEVICE AND METHOD FOR REPAIRING ITS DEFECTIVE MEMORY CELL, METHOD FOR REGULATING INTERNAL POWER SUPPLY POTENTIAL, AND METHOD FOR REGULATING SELF REFRESH PERIOD例文帳に追加

半導体記憶装置、およびその欠陥メモリセル修復方法、内部電源電位調整方法、セルフリフレッシュ周期調整方法 - 特許庁

A flash memory device includes a refresh management table and occasionally stores and updates the number of times for reading data by physical block and the number of erasing times.例文帳に追加

フラッシュメモリデバイスにリフレッシュ管理テーブルを設け、物理ブロック毎のデータ読み出し回数、消去回数を随時記憶、更新する。 - 特許庁

To provide a memory control device and method capable of executing an auto-refresh cycle and a memory cycle for SRAM in parallel by sharing an address bus and a data bus for SDRAM and SRAM.例文帳に追加

ＳＤＲＡＭおよびＳＲＡＭのアドレスバス、データバスを共通化して、オートリフレッシュサイクルと、ＳＲＡＭに対するメモリサイクルを並行して実施可能なメモリ制御装置および方法を提供する。 - 特許庁

To provide a semiconductor memory device capable of improving the stability of refresh operation in a standby state without reducing the speed of accessing a memory cell in an active state.例文帳に追加

アクティブ状態におけるメモリセルへのアクセス速度を低下させることなく、スタンバイ状態におけるリフレッシュ動作の安定性を向上させることが可能な半導体記憶装置を提供する。 - 特許庁

To provide a dynamic type semiconductor memory device being refresh-controlled, or not which has an interface having interchangeability with a static random access memory and can perform stably internal operation.例文帳に追加

スタティック・ランダム・アクセス・メモリと互換性を有するインターフェイスを有しかつ安定に内部動作を行なうことのできるリフレッシュ制御フリーのダイナミック型半導体記憶装置を提供する。 - 特許庁

To reduce area of a memory cell and to realize simplification of refresh operation by reducing the number of bit contacts of a memory cell.例文帳に追加

メモリセルのビットコンタクト数を低減することにより、メモリセル面積を低減でき、並びにリフレッシュ動作の簡単化を実現できるメモリセル及びそれを用いた半導体記憶装置を提供する。 - 特許庁

The controller tracks the bank address, and may issue one or more memory access commands while a DARF operation is being performed, if the memory access and the refresh are directed to different banks.例文帳に追加

コントローラーはバンクアドレスを追跡し、メモリアクセスとリフレッシュが異なるバンクに向けられているならＤＡＲＦ動作が実行されている間１つ以上のメモリアクセスコマンドを発行することができる。 - 特許庁

To provide a semiconductor memory device or the like having excellent operation efficiency by eliminating the need of complicated control when executing refresh operation of a memory array divided into a plurality of banks.例文帳に追加

複数のバンクに分割されたメモリアレイに対するリフレッシュ動作を実行する際の複雑な制御を不要とし動作効率の良好な半導体メモリ装置等を提供する。 - 特許庁

This apparatus is the semiconductor integrated circuit apparatus 100 including a memory controller 110 performing access control based on access request from a host for a dynamic random access memory having a self-refresh function.例文帳に追加

セルフリフレッシュ機能を有するダイナミックランダムアクセスメモリに対し、ホストからのアクセス要求に基づくアクセス制御を行うメモリーコントローラ１１０を含む半導体集積回路装置１００である。 - 特許庁

In the refresh mode, a read-out and rewriting circuit 60 reads out respective stored data of a memory cell 10 conforming to an output of an address counter 22, and performs refresh operation in which data of a logical value being inverse to a logical value of the read out data is rewritten in the memory cell 10.例文帳に追加

リフレッシュモードでは、読み出し再書き込み回路６０が、アドレスカウンタ２２の出力に従ってメモリセル１０の各々の記憶データを読み出し、かつ該読み出したデータの論理値とは逆の論理値のデータを当該メモリセル１０に書き戻すリフレッシュ動作を実行する。 - 特許庁