「Net list」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The short-circuited elements are incorporated in a generated net list as ones forming one net.例文帳に追加

ショートしている要素同士は、一つのネットを形成するものとして、生成されるネットリストに組み入れられる。 - 特許庁

Whether or not the electrode pad is an MOS pin is retrieved based on the net list (S3).例文帳に追加

ネットリストに基づき電極パッドがＭＯＳピンか否か検索（Ｓ３）。 - 特許庁

SIMULATION METHOD FOR LEVELING COMPILED CODE BY NET LIST CONVERSION USE例文帳に追加

ネットリスト変換の使用によるレベル化コンパイル済みコ—ドのシミュレ—ション方法 - 特許庁

APPARATUS OF NET LIST GENERATION FOR SIMULATION, SIMULATOR AND SIMULATING METHOD例文帳に追加

シミュレーション用ネットリスト生成装置、シミュレーション装置及びシミュレーション方法 - 特許庁

A system configuration section 20 generates a system net list NL-SYS as a net list of a system level determined by the plurality of combined IPs 15.例文帳に追加

システム構築部２０は、組み合わされた複数のＩＰ１５により決定されるシステムレベルのネットリストとしてのシステムネットリストＮＬ−ＳＹＳを生成する。 - 特許庁

To achieve assertion check equivalent to RTL description by net list verification.例文帳に追加

ネットリスト検証でＲＴＬ記述と同等のアサーションチェックを可能とする。 - 特許庁

The circuit verification apparatus including a net list reduction means, a pin conversion means, a rule developing means, and a net list and rule matching verification means is constituted.例文帳に追加

ネットリスト縮退手段と、ピン変換手段と、ルール展開手段と、ネットリスト・ルール整合検証手段とを具備する回路検証装置を構成する。 - 特許庁

On the basis of the generated net list, a Post-layout simulation is carried out (S4).例文帳に追加

生成されたネットリストに基づいてPost-layoutシミュレーションが実行される（Ｓ４）。 - 特許庁

The input electric circuit net list is recorded in a first disk 11.例文帳に追加

入力された電気回路ネットリストは、第１のディスク１１に記録される。 - 特許庁

(ii) When verifying respective HLBs 01-05, the entire net list is not read and the divided net list of the HLBs 01-05 to be a verification object is read.例文帳に追加

（ｉｉ）各ＨＬＢ０１〜０５の検証時に、全ネットリストを読み込むのではなく、検証対象となるＨＬＢ０１〜０５の分割後のネットリストを読み込む。 - 特許庁

METHOD FOR GENERATING NET LIST FOR CHARACTERISTIC VERIFICATION IN SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路における特性検証用ネットリストの生成方法 - 特許庁

A 2nd net list generating means 18 generates a final net list divided by the wire division macro according to final circuit diagram data obtained by the replacement.例文帳に追加

第２ネットリスト生成手段が、入れ換えた最終回路図データに基づき、前記配線分割マクロで分割された最終ネットリストを生成する。 - 特許庁

The inputted electric circuit net list is recorded in a first disk 11.例文帳に追加

入力された電気回路ネットリストは、第１のディスク１１に記録される。 - 特許庁

Functional verification between a net list 12 generated by the test synthesis and a timing verified net list by the static timing analysis is verified (step S15), the function verified net list is released to a manufacturing section (step S17) and a test pattern is automatically generated by using the net list 15 by an ATPG tool (step S18).例文帳に追加

テスト合成により生成されたネットリスト１２と、静的タイミング解析によるタイミング検証済みのネットリストとのファンクション検証をおこない（ステップＳ１５）、ファンクション検証済みのネットリストを製造部門へリリースし（ステップＳ１７）、そのネットリスト１５を用いてＡＴＰＧツールによりテスト・パターンを自動生成する（ステップＳ１８）。 - 特許庁

The power supply net name-equipped net list D4 and the power supply net generation command D5 are imparted to an automatic arrangement/wiring device 3, and automatic arrangement/wiring is executed.例文帳に追加

電源ネット名付きネットリストＤ４および電源ネット生成コマンドＤ５は自動配置配線装置３に与えられ、自動配置配線が実行される。 - 特許庁

A divided net extracting means 14 extracts the divided net corresponding to a circuit part that the division recognition macro specifies from the divided net list.例文帳に追加

分割ネット抽出手段１４は、分割ネットリストから前記分割認識マクロが指定する回路部分に対応する分割ネットを抽出する。 - 特許庁

METHOD AND DEVICE FOR VERIFYING NET LIST VERSION, CONTROL PROGRAM AND STORAGE MEDIUM例文帳に追加

ネットリストバージョン検証方法及び装置及び制御プログラム及び記憶媒体 - 特許庁

In a circuit synthesis process S31, the net list of an objective circuit is generated.例文帳に追加

回路合成工程Ｓ３１では、目的とする回路のネットリストを生成する。 - 特許庁

A logic composition means 1 produces a net list 11 based on RTL 10.例文帳に追加

論理合成手段１は、ＲＴＬ１０に基づきネットリスト１１を生成する。 - 特許庁

Net list and arrangement/wiring information of the chip is read (chip layout reading means 105).例文帳に追加

チップのネットリスト、配置配線情報を読込む（チップレイアウト読込み手段１０５）。 - 特許庁

METHOD FOR NET LIST CREATION AND METHOD FOR LAYOUT DESIGN FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のネットリスト作成方法およびレイアウト設計方法 - 特許庁

A degenerating means A2 degenerates parallelized transistors included in a net list A, and degenerates the parallelized transistors included in a net list T expressing topology optimal to the size of the changed transistor according to the input of the net list T.例文帳に追加

縮退手段Ａ２は、ネットリストＡに含まれる並列化されたトランジスタを縮退し、変更後のトランジスタサイズに最も相応しいトポロジーを表すネットリストＴの入力に応じて、ネットリストＴに含まれる並列化されたトランジスタを縮退する。 - 特許庁

A first net list 4a used for operation verification about power consumption, a second net list 4b used for operation verification about a delay, and a third net list 4c used for operation verification about a capacity are created by inputting circuit cell design layout information, predicting a finished layout, and performing net list conversion based on the finished layout information by means of a net lister 8.例文帳に追加

回路セル設計レイアウト情報を入力して、仕上がりレイアウトを予測し、ネットリスタ８を用いて、仕上がり予測レイアウト情報に基づいてネットリスト変換を行ない、消費電力についての動作検証に用いる第１ネットリスト４ａと、遅延についての動作検証に用いる第２ネットリスト４ｂと、容量についての動作検証に用いる第３ネットリスト４ｃとを作成する。 - 特許庁

When the logic circuit in a library 16 is described by the HDL in the net list format, the HDL in the net list format is converted into the HDL of the RTL format, similar to the case of the logic circuit.例文帳に追加

ライブラリ１６の論理回路がネットリスト形式ＨＤＬで記述されている場合、論理回路の場合と同様にＲＴＬ形式ＨＤＬに変換する。 - 特許庁

All the order circuit cells of the net list NL are selected, all the glitch occurrence circuits inside the net list NL are detected, and thereafter all decision results 607 are output.例文帳に追加

ネットリストＮＬの全ての順序回路セルが選択され、ネットリストＮＬ内の全てのグリッチ発生回路を検出した後に、判定結果６０７の全てを出力する。 - 特許庁

In a current source addition part 14, a block power supply current waveform data 25 is added to the power supply system net list 22, and a power supply system net list 26 is generated after the current source is added.例文帳に追加

電流源付加部１４において電源系ネットリスト２２にブロック電源電流波形データ２５を付加し、電流源付加後電源系ネットリスト２６を生成する。 - 特許庁

A pattern design part 1 extracts a net list from a blueprint of an electronic circuit, and designs a wire of a circuit substrate and a layout pattern of a through hole, based on the net list.例文帳に追加

パターン設計部１は、電子回路の設計図からネットリストを抽出し、ネットリストに基づき、回路基板の配線及びスルーホールのレイアウトパターンを設計する。 - 特許庁

A chip information storage part 19 stores a net list and wiring grid information.例文帳に追加

チップ情報記憶部１９により、ネットリスト及び配線格子情報が記憶される。 - 特許庁

A net list simulation means inputs the working rate calculation test pattern of the gate and a net list edited for operation rate calculation, and calculates the working rate data of the gate.例文帳に追加

ネットリストシミュレーション手段は、ゲートの動作率算出用テストパタンと動作率算出用に編集されたネットリストを入力し、ゲートの動作率データを算出する。 - 特許庁

After reading a net list, layout data are prepared, based on the net list in a layout data preparing step ST002 and a layout data output step ST003.例文帳に追加

ネットリストを読み込んだ後、レイアウトデータ作成工程ＳＴ００２及びレイアウトデータ出力工程ＳＴ００３において、ネットリストに基づいてレイアウトデータを作成する。 - 特許庁

The observation point insertion part inserts one or more observation points to the target node for updating the net list NET.例文帳に追加

観測ポイント挿入部は、その対象ノードに１つ以上の観測ポイントを挿入することによって、ネットリストＮＥＴを更新する。 - 特許庁

The net list 11 stores data showing the connection relation of layout elements configuring a cell.例文帳に追加

ネットリスト１１は、セルを構成する配置要素の接続関係を示すデータを格納する。 - 特許庁

A circuit characteristic analysis section 3 performs net list generation processing P15, so as to generate a net list D15 for simulating mismatch dispersion, while generating dispersion in element parameters, on the basis of the circuit simulation net list D13 by using the determined mismatch coefficient data D18.例文帳に追加

回路特性解析部３は、ネットリスト生成処理Ｐ１５を行い、回路シミュレーション用ネットリストＤ１３に基づき、決定ミスマッチ係数データＤ１８を用いて素子パラメータにばらつきを生じさせながらミスマッチばらつきシミュレーション用ネットリストＤ１５を生成する。 - 特許庁

To prevent degradation of accuracy while improving speed compared to a net list in electronic circuit simulation.例文帳に追加

電子回路シミュレーションにて、ネットリストより速度を向上させつつ、精度の劣化を防ぐ。 - 特許庁

A net list 16 consisting of test vectors for ATE is obtained from the generated ATPG pattern.例文帳に追加

生成されたＡＴＰＧパターンからＡＴＥ用テスト・ベクターよりなるネットリスト１６を得る。 - 特許庁

A selecting means A7 decides the net list T based on the physical constraint of the layout.例文帳に追加

選択手段Ａ７はレイアウトの物理的な制約に基づいてネットリストＴを決定する。 - 特許庁

(i) A net list relating to the verification object circuit 100 is divided into respective modules A-I.例文帳に追加

（ｉ）検証対象回路１００に関するネットリストをモジュールＡ〜Ｉごとに分割する。 - 特許庁

A net list is read in a net list reading process 100, and a fixing arrangement of cells except a logical cell is effected in a floor plan process 101, and respective logical cells are arranged in an arrangement process 102.例文帳に追加

ネットリスト読込み工程１００でネットリストを読み込み、フロアプラン工程１０１で論理セル以外のセルの固定配置を行い、配置工程１０２で各論理セルを配置する。 - 特許庁

After a net list is prepared S1, a plurality of delay gates are previously inserted S1' on the net list, and deleted S7 while the delay gate is regulated so as to satisfy the restriction of timing between clock trees.例文帳に追加

ネットリストを作成Ｓ１後、ネットリスト上に予め複数の遅延ゲートを挿入Ｓ１′し、遅延ゲートをクロックツリー間のタイミングの制約を満たすように調整しながら削除Ｓ７する。 - 特許庁

To provide a novel method and apparatus for generating a net list, capable of easily and surely generating a net list for circuit verification without editing operation of a circuit diagram or the like.例文帳に追加

回路図面の編集作業などを行うことなく、回路検証用のネットリストを容易且つ確実に生成できる新規なネットリスト作成方法およびネットリスト作成装置の提供。 - 特許庁

A inter-card connection information creating means creates inter-card connection net list information from the card net list information, the card connection relationship map information, and the inter-card connection part information.例文帳に追加

カード間接続情報作成手段は、カードネットリスト情報、カード接続関係マップ情報及びカード間接続箇所情報から、カード間接続ネットリスト情報を作成する。 - 特許庁

The method includes steps of deleting the hard macro cell from a net list of the integrated circuit and substituting a part connected with the hard macro cell in the net list by an external connecting pin (step 17); and analyzing wiring with respect to the net list after the above step (step 18).例文帳に追加

本集積回路の配線解析方法は、集積回路のネットリストからハードマクロセルを削除し、当該ネットリストでの、ハードマクロセルと接続していた部分を外部接続ピンとして置き換える工程（ステップ１７）と、その工程後のネットリストに対して、配線解析を行う工程（ステップ１８）とを備える。 - 特許庁

The failure simulation execution means reads out a net list of semiconductor integrated circuits to be tested from a net list storage section and forms a failure list, performs failure setting on the basis of this failure list, executes failure simulation through the use of a predetermined test pattern, and forms an undetected failure list composed of a list of failures undetected by the failure simulation.例文帳に追加

故障シミュレーション実行手段は、テストする半導体集積回路のネットリストをネットリスト記憶部から読出して故障リストを生成し、この故障リストに基づいて故障設定を行い、所定のテストパターンを用いて故障シミュレーションを実行し、故障シミュレーションで未検出の故障のリストからなる未検出故障リストを生成する。 - 特許庁

A list production part 10 sets observation points corresponding to the number of the scan flip-flops shown by the net list A received by the input part 110.例文帳に追加

リスト作成部１０は、入力部１１０が受け付けたネットリストＡが示すスキャンフリップフロップの数だけ観測ポイントを設ける。 - 特許庁

LOGIC NET LIST SUPPORTING MULTI POWER-SUPPLY, DELAY INFORMATION EXTRACTING METHOD AND LOGIC TIMING VERIFICATION METHOD例文帳に追加

多電源対応論理ネットリスト、遅延情報抽出方法および論理タイミング検証方法 - 特許庁