「Programmable Logic Device」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The programmable logic controller is provided with the digital interface 27 transmitting/receiving a digital signal in accordance with a protocol in which a first identifier identifying the type of a device and a second identifier showing a region storing data on the device are previously specified at every device.例文帳に追加

本発明にかかるプログラマブルロジックコントローラは、機器の種別を識別する第１識別子と該機器に関するデータを格納する領域を示す第２識別子とが機器ごとに少なくとも予め規定されているプロトコルに従ってディジタル信号を送受信するディジタルインターフェース２７を備えて構成される。 - 特許庁

A high-speed serial data transceiver network on a programmable logic device ("PLD") includes some channels that are able to operate at data rates, up to a first, relatively low maximum data rate, and other channels that are able to operate at data rates, up to a second, relatively high maximum data rate.例文帳に追加

プログラマブルロジックデバイス（「ＰＬＤ」）上の高速シリアルデータトランシーバ回路網は、第一の比較的低い最大データレートまでのデータレートで動作可能な幾つかのチャネル、および、第二の比較的高い最大データレートまでのデータレートで動作可能な他のチャネルを含む。 - 特許庁

To provide an extendable programmable logic controller device transmitting and receiving data between a base block and respective extension blocks at high speed, and further early detecting the occurrence of a communication trouble due to a contact failure of an external connector.例文帳に追加

基本ブロックと各増設ブロックとの間におけるデータのやり取りを高速に行なうことができ、しかも、外部コネクタにおける接触不良等を原因とする通信障害の発生を早期に検出することができる増設可能なＰＬＣ装置を提供すること。 - 特許庁

The device is provided with A/D converters 4 and 5 for converting the analog output signal of an object 1 to be inspected (high frequency module) to a digital signal and a programmable logic IC (FPGA) 6, in which a circuit for processing the output signals of the A/D converters 4 and 5 is written.例文帳に追加

被検査物（高周波モジュール）１のアナログ出力信号をデジタル信号に変換するためのＡＤコンバータ４，５と、ＡＤコンバータ４，５の出力信号を信号処理するための回路が書き込まれたプログラマブルロジックＩＣ（ＦＰＧＡ）６とを備える。 - 特許庁

A configuration circuit 20 provided in this programmable logic device 10 includes a configuration memory control circuit 24 for reading configuration data S4 from a nonvolatile memory 60 to construct a user logic, and a memory control circuit 21 for memory monitoring for periodically reading the configuration data S4 from the nonvolatile memory 60 to perform error checking after the completion of a configuration operation.例文帳に追加

プログラマブル・ロジック・デバイス１０に備えられたコンフィギュレーション回路２０に、不揮発性メモリ６０からコンフィギュレーションデータＳ４を読み出してユーザ論理の構築を行うコンフィギュレーション用メモリ制御回路２４と、コンフィギュレーション操作完了後に定期的に不揮発性メモリ６０からコンフィギュレーションデータＳ４を読み出してエラーチェックを行うメモリ監視用メモリ制御回路２１を備えた。 - 特許庁

The information processing system is provided with a PLC (programmable logic controller) 42 for controlling an equipment facility 41, a computer 31, a video output converter 151 for converting the display video signal of the computer 31 into a format suitable for long distance transmission, and for transmitting it to a video signal line, and an explosion-proof operation display device 100.例文帳に追加

情報処理システムは、設備機器４１を制御するＰＬＣ４２と、コンピュータ３１と、コンピュータ３１のディスプレイ映像信号を長距離伝送に適した形式に変換し映像信号線上に送信する映像出力変換器１５１と、防爆型操作表示装置１００とを有する。 - 特許庁

When a line indicator (line information terminal device) 3 reads the data of the event information from the programmable logic controller 2, a URL is acquired on the basis of the data of the event information and data of a web image designated by the acquired URL area read from a web server 6.例文帳に追加

そして、ライン表示器（ライン情報端末装置）３がプログラマブルロジックコントローラ２からイベント情報のデータを読み出したとき、そのイベント情報のデータに基づきＵＲＬを取得し、その取得したＵＲＬにより指定されたＷｅｂ画面のデータをＷｅｂサーバー６から読み出す。 - 特許庁

This nonvolatile memory device realizes a logic switch that uses a nonvolatile resistive storage element in which a resistance state changes according to a current value or a programmable register that uses the nonvolatile resistive storage element to be able to adjust redundancy and a reference level in a software manner.例文帳に追加

本発明に係る不揮発性メモリ装置は、電流値に従い抵抗状態が変化する不揮発性抵抗記憶素子を利用したロジックスイッチ、又は不揮発性抵抗記憶素子を利用したプログラマブルレジスタを実現してソフトウェア的にリダンダンシー及びレファレンスレベルを調整することができるようになる。 - 特許庁

A plurality of specialized processing blocks in a programmable logic device, including multipliers and circuitry for adding results of those multipliers, can be configured as a larger multiplier by adding to the specialized processing blocks selectable circuitry for shifting multiplier results before adding.例文帳に追加

乗算器と、これらの乗算器の結果を加算する加算器のための回路網とを含むＰＬＤ内の複数の特殊処理ブロックは、加算する前に乗算器の結果をシフトするための選択可能な回路網を、該特殊処理ブロックに追加することによって、より大きな乗算器として構成され得る。 - 特許庁

To reduce the load of program preparation for network management in a controller equipped with programmable logic controllers A1, B1, and C1 with which a device such as equipment to be controlled or a sensor is connected and display devices A2, B2, and C2 corresponding to them, and host computer for controlling them.例文帳に追加

制御対象機器１２やセンサ１３などのデバイスが接続されるプログラマブル・ロジック・コントローラＡ１，Ｂ１，Ｃ１と、それに対応する表示装置Ａ２，Ｂ２，Ｃ２と、それらを制御するホストコンピュータ１１とを備える制御装置において、ネットワーク管理のためのプログラム作成の負担を軽減する。 - 特許庁

A voltage shortage of a battery is detected by a voltage detection circuit 10 and a hysteresis comparator circuit 11, and in this detection, a voltage shortage is notified by providing a programmable logic device 12 restraining operation signals of an opening section 7 and forcefully operating a relay circuit 13 of a mechanical brake.例文帳に追加

電圧検出回路１０及びヒステリシスコンパレータ回路１１によりバッテリの電圧不足を検出し、この検出では操作部７による操作信号を抑止し、かつ機械ブレーキのリレー回路１３を強制動作させるプログラマブル・ロジック・デバイス１２を設けることでバッテリ電圧不足を知らせる。 - 特許庁

To reduce the load of program preparation for network management in a controller equipped with programmable logic controllers A1, B1, and C1 with which a device such as an equipment to be controlled or a sensor is connected, display devices A2, B2, and C2 corresponding to them, and host computer for controlling them.例文帳に追加

制御対象機器１２やセンサ１３などのデバイスが接続されるプログラマブル・ロジック・コントローラＡ１，Ｂ１，Ｃ１と、それに対応する表示装置Ａ２，Ｂ２，Ｃ２と、それらを制御するホストコンピュータ１１とを備える制御装置において、ネットワーク管理のためのプログラム作成の負担を軽減する。 - 特許庁

A programmable logic controller 100 for writing the firmware into the mounted target module includes: an original module 150 having a memory unit in which the firmware is stored in advance, and a CPU module 120 having a copying device for reading the firmware from the original module and for copying it to the target module.例文帳に追加

実装されたターゲット・モジュールにファームウェアを書き込むプログラマブル・ロジック・コントローラにおいて、 前記ファームウェアが予め書き込まれた記憶部を備えたオリジナル・モジュールと、 このオリジナル・モジュールから前記ファームウェアを読み込み、前記ターゲット・モジュールに複製する複製装置を備えたＣＰＵモジュールと を備える。 - 特許庁

The present invention relates to a programmable anti-aliasing system for a camera 100 and this system includes: an anti-aliasing logic circuit 170 for characterizing at least one image using the camera 100 and an optical control device 175, associated with the anti-aliasing logic circuit 170 operably, for introducing blur of various extends during image capture operations by the camera 100 based on the characterized image.例文帳に追加

カメラ１００用のプログラム可能なアンチエイリアシングシステムであって、カメラ１００により少なくとも１つの画像を特徴付けるアンチエイリアシング論理回路１７０と、アンチエイリアシング論理回路１７０と動作可能に関連付けられ、前記特徴付けられた画像に基づいてカメラ１００による画像捕捉操作中に様々な程度のぼかしを導入する光学制御装置１７５とを含んでなるシステムを提供する。 - 特許庁

To provide a programming device of a programmable logic controller for executing a sequence program by allocating it to a plurality of tasks whose start cycles are different, which has a function of detecting that the writing of bit data is generated from those tasks whose cycles are different to the same address, and informing a program preparer of the result.例文帳に追加

シーケンスプログラムを起動周期の異なる複数のタスクに割り付けて実行するプログラマブル・ロジック・コントローラにおいて、周期の異なるタスクから同一のアドレスに対して、ビットデータの書き込みが発生することを検出し、プログラム作成者に通知する機能を有するプログラマブル・ロジック・コントローラのプログラミング装置を提供する。 - 特許庁

The programmable logic circuit device includes a plurality of computing elements 10 each of which includes a first path to which a flip flop circuit 16 having a first clock signal inputted thereto is connected and a second path to which a lookup table 12 and a flip flop circuit 14 having a second clock signal inputted thereto are connected.例文帳に追加

第１のクロック信号を入力するフリップフロップ回路１６が接続された第１の経路と、ルックアップテーブル１２と第２のクロック信号を入力するフリップフロップ回路１４とが接続された第２の経路と、を備える複数の演算器エレメント１０を本プログラマブル論理回路装置は備える。 - 特許庁

A programmable logic device is provided which comprises first operational circuitry, second operational circuitry, routing driver circuitry coupled to an output signal of the first operational circuitry, routing receiver circuitry coupled to an input of the second operational circuitry, and an interconnection conductor that extends from the driver circuitry to the receiver circuitry.例文帳に追加

本発明によれば、第１の演算回路と、第２の演算回路と、第１の演算回路の１出力信号に結合されたルーティングドライバ回路と、第２の演算回路の１入力に結合されたルーティングレシーバ回路と、ドライバ回路からレシーバ回路へ延在している相互接続コンダクタを備えた、プログラマブルロジックデバイスが提供される。 - 特許庁

When an error is detected in the block data then, the block data to be block data of other configuration data corresponding to the block data where an error has been detected which have no error are read, the block data where the error has been detected are replaced by the block data having no error, and the configuration data having no error are set to the programmable logic device.例文帳に追加

そのとき、ブロックデータにエラーが検出された場合、エラーが検出されたブロックデータに対応する他のコンフィギュレーションデータのブロックデータでエラーのないブロックデータが読み出され、エラーが検出されたブロックデータが、そのエラーのないブロックデータに置き換えられて、エラーのないコンフィギュレーションデータがプログラマブルロジックデバイスに設定される。 - 特許庁

The program management device is provided with a project management means integrally managing subprojects constructed for each program for sharing various processing in the user application program respectively, a signal name in the user application program, and a signal definition defining allocation to actual addresses used in the programmable logic controller and managing a project configuring the user application program.例文帳に追加

ユーザアプリケーションプログラム中のそれぞれ違う処理を分担するプログラムごとに構成したサブプロジェクトと、ユーザアプリケーションプログラム中の信号名とプログラマブルロジックコントローラ内で使用する実アドレスとの割り付けを定義した信号定義とを統合して管理し、ユーザアプリケーションプログラムを構成するプロジェクトを管理するプロジェクト管理手段を設けた。 - 特許庁

A resource board for a circuit emulator holds other emulation resources such as a programmable logic device (PLD) and a random access memory (RAM), and employs both hard-wired and network-based virtual signal paths to flexibly route signals between the emulation resources on the resource board and resources mounted on other resource boards, workstations and other external equipment.例文帳に追加

回路エミュレータ用のリソースボードは、プログラマブル論理デバイス（ＰＬＤ）とランダムアクセスメモリ（ＲＡＭ）のような他のエミュレーションリソースを具備し、ハードワイヤードでネットワークベースの仮想信号通路を用いてリソースボード上のエミュレーションリソースと、他のリソースボード上に取り付けられたリソース及びワークステーション並びに他の外部機器の間に柔軟に信号を送る。 - 特許庁

The ladder program development support device having a display part displaying data acquired from a programmable logic controller on the monitor screen has: a monitor value composition part generating ladder data for displaying the data of the device and a ladder together; a balloon comment data creation part creating balloon data based on an input format; and a display data composition part composing the ladder data and a balloon comment.例文帳に追加

プログラマブル・ロジック・コントローラから取得したデータをモニタ画面に表示する表示部を備えたラダー・プログラム開発支援装置において、デバイスのデータとラダーとを併せて表示するラダー・データを生成するモニタ値合成部と、入力されたフォーマットに基づいて吹き出しデータを作成する吹き出しコメント・データ作成部と、前記ラダー・データと前記吹き出しコメントとを合成する表示データ合成部とを備える。 - 特許庁

A method for determining a data rate in a serial interface channel for a programmable logic device operating at a clock rate includes; monitoring the channel for occurrence of a single bit transition, and concluding that the data rate is virtually a multiple of the clock rate based on detection of a plurality of single bit transitions in a predefined duration.例文帳に追加

クロックレートにおいて動作しているプログラマブルロジックデバイスのシリアルインターフェースチャネルにおけるデータレートを決定するための方法であって、この方法は、単一ビット遷移の発生について、チャネルをモニタすることと、所定の継続時間における複数個の単一ビット遷移の検出に基づいて、データレートは実質的にクロックレートの倍数であると結論付けることとを包含する、方法。 - 特許庁

When an operator, etc., operates an input device 2 to input the contents of the interlock matrix 5 handed over from a machine maker together with a program generation instruction, a rearrangement table 8 and the ladder circuit diagram 9 are generated according to a previously registered register table 11 and the contents of the interlock matrix 5 and then the program for the programmable logic controller is generated according to the ladder circuit diagram 9.例文帳に追加

オペレータなどによって入力装置２が操作されて、プログラム作成指示とともに、機械メーカーなどから渡されたインターロックマトリックス５の内容などが入力されたとき、予め登録されているレジスタ表１１と、インターロックマトリックス５の内容とに基づき、並び替え表８、ラダー回路図９を作成した後、このラダー回路図９に基づき、プログラマブルロジックコントローラ装置用のプログラムを作成する。 - 特許庁

The programmable integrated circuit device includes: the register configured to store a value of at least one bit, which is coupled to an applied voltage source; the overvoltage detection circuitry configured to detect a voltage produced by the applied voltage source and generate an overvoltage signal if the detected voltage is greater than or equal to a trigger voltage; and the logic circuitry configured to clear the register in response to the generated overvoltage signal.例文帳に追加

少なくとも１ビットの値を格納するように構成されているレジスタであって、該レジスタは、印加された電圧源に結合されている、レジスタと、過電圧検出回路であって、該過電圧検出回路は、該印加された電圧源によって発生された電圧を検出することと、検出された電圧がトリガー電圧よりも高いか、または等しい場合に、過電圧信号を生成することとを行うように構成されている、過電圧検出回路と、ロジック回路であって、該ロジック回路は、該生成された過電圧信号に応答して、該レジスタをクリアにするように構成されている、ロジック回路とを含む、プログラマブル集積回路デバイス。 - 特許庁