1153万例文収録!

「Programmable Logic Device」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > Programmable Logic Deviceの意味・解説 > Programmable Logic Deviceに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

Programmable Logic Deviceの部分一致の例文一覧と使い方

該当件数 : 329



例文

The encryption processing device 11 is provided with a nonlinear transformation means 14 composed of a programmable logic device FPGA and capable of changing nonlinear arithmetic function such as matrix computation with a parameter.例文帳に追加

暗号処理装置11には、プログラマブル論理デバイスFPGAで構成され、行列演算等の非線形演算機能をパラメータで変更できる非線形変換手段14が設けられている。 - 特許庁

In the programmable logic device having the dedicated multiplier circuit, some of scan chain registers normally used for testing the device are arranged proximately to the inputs of the multipliers.例文帳に追加

専用のマルチプライヤ回路を有するプログラマブルロジックデバイスにおいて、通常はデバイスの検査に使用されるスキャンチェーンレジスタのいくつかがマルチプライヤの入力に近接して配置される。 - 特許庁

In the speech data storage region, sentence examples are stored as a text data beforehand, according to various states of a machine, a device and other control objects by a programmable logic controller (PLC).例文帳に追加

音声データ格納領域には、PLCによる機械、装置やその他の制御対象の様々な状況に対応して、予め文例がテキストデータとして格納されている。 - 特許庁

The test bench unit includes a software portion achieved by the execution of software by the computer and a hardware portion configured on the programmable logic device together with the circuit to be tested.例文帳に追加

テストベンチ部は、計算機がソフトウェアを実行することにより実現されるソフトウェア部と、被テスト回路と共にプログラマブルロジックデバイス上に構成されたハードウェア部と、を備える。 - 特許庁

例文

In addition, the system/method uses a redundant or partitionable programmable logic device to upgrade a firmware without interrupting the medium distribution service.例文帳に追加

加えて、本システムおよび方法は、冗長または区分可能なプログラム可能ロジック・デバイスを用い、メディア配信サービスを途絶させることなく、ファームウェアのアップグレードを実行する。 - 特許庁


例文

To provide an architecture of a programmable logic device that is optimized in terms of one or more selected operational parameters while minimizing impact on the remaining parameter.例文帳に追加

1又はそれ以上の選択された動作パラメータに関し最適化される一方で、残りのパラメータにおける影響を最小にするプログラマブルロジックデバイスのアーキテクチャを提供する。 - 特許庁

The programmable logic control device (PLC) with a queue function and its method receive first input commands from one of several operation terminals by a command transmitting/receiving unit.例文帳に追加

キュー機能を備えるプログラマブル論理制御装置(PLC)及びその方法はコマンド送受信ユニットにより複数操作端の1つから第1入力コマンドを受ける。 - 特許庁

In a configuration control unit 401, one is selected from among the plurality of pieces of configuration data and the selected configuration data are set to a programmable logic device 400.例文帳に追加

コンフィギュレーション制御装置401は、複数個のコンフィギュレーションデータからその一つを選択し、選択されたコンフィギュレーションデータをプログラマブルロジックデバイス400に設定する。 - 特許庁

For example, the composition unit which can be changed, is a volatile memory (VM) composition unit or it can be product term output of programmable logic device (PLD).例文帳に追加

例えば変更可能な構成ユニットは、揮発性メモリ(VM)構成ユニットであるか、或いはプログラム可能論理デバイス(PLD)の積項出力部であることができる。 - 特許庁

例文

When a processing of a program proceeds and constructor sentences for generating hardware objects (HwObject) 6 are executed, the hardware object 6 is arranged over a memory 12 and a PLD (programmable logic device) 13.例文帳に追加

プログラムの処理が進みハードウェア・オブジェクト(hwObject)6を生成するコンストラクタ文が実行されると、メモリ12とPLD13とに跨ってハードウェア・オブジェクト6が配置される。 - 特許庁

例文

After a programmable setup, the logic block not only has the processing function of the common devices but also communicates using an asynchronous protocol so as to design an asynchronous device.例文帳に追加

プログラミングの方式で、ロジックブロックに一般のデバイス処理の機能を具備させるのみならず、非同期プロトコルコミュニケーションを利用し、非同期デバイス設計の目的を達成する。 - 特許庁

To use a PLD (programmable logic device) as a substitute for an IC by setting the PLD in parallel to the IC to prepare for a case in which the IC breaks down and no alternate IC is available.例文帳に追加

本発明は、ICが故障して代替のICがない場合に、ICとパラレルにPLDを設け、PLDをICの替りとすることを目的とする。 - 特許庁

To provide a programmable logic device ("PLD") including a redundant architecture suitable for selectively routing a signal through a first or second staggered vertical line.例文帳に追加

第1または第2のスタガ形垂直ラインを通じて選択的に信号をルーティングするのに適する冗長アーキテクチャを含むプログラマブル・ロジック・デバイス(”PLD”)を提供する。 - 特許庁

To realize low consumption power and high speed operation by suitably controlling operation mode of a basic logic cell circuit of a field programmable gate array in accordance with operating condition of each of the basic logic cell circuits at the time of constituting a logic device.例文帳に追加

フィールド・プログラマブル・ゲート・アレイの基本論理セル回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御し、低消費電力化と動作の高速化を行うことが可能な高速低消費電力論理装置を提供する。 - 特許庁

The digital filter may be realized by using a programmable logic device such as a digital signal processor 75 or by using exclusive logic circuits including adders 44, 48, 50, 54, 58, 62, 66, 70, 72 and shifters 46, 52, 56, 60, 64.例文帳に追加

ディジタルフィルタは、ディジタル信号プロセッサ(75)などのプログラム可能な論理デバイスにより、または加算器(44、48、50、54、58、62、66、70、72)とシフタ(46、52、56、60、64)を含む専用の論理により実現してよい。 - 特許庁

When the standard of the optical disk performing recording/reproducing is known by this disk discrimination circuit, the CPU 8 transfers circuit construction data for the corresponding optical disk standard data to the programmable logic device 7 from a circuit construction data storing means using a circuit construction data selector 11, and constructs a circuit for the corresponding optical disk standard in the programmable logic device 7.例文帳に追加

このディスク判別回路によって記録/再生を行う光ディスクの規格が判明すると、CPU8が、回路構築データ選択器11を用いて、該当する光ディスク規格用の回路構築データを、回路構築データ格納手段からプログラマブルロジックデバイス7に転送して、プログラマブルロジックデバイス7内に該当する光ディスク規格用の回路を構築する。 - 特許庁

To provide an electronic media communication device that performs decoding through hardware by providing a means of making a encryption key secret in the form of a circuit in a logic programmable device and also structuring algorithm for the decoding as a circuit.例文帳に追加

暗号鍵を論理プログラマブルデバイスに回路として秘匿する手段を設け、復号のためのアルゴリズムも回路として構築して、ハードウェアにより復号化する電子メディア通信装置を提供する。 - 特許庁

To provide an article conveyance device capable of eliminating electric power consumption of a switch circuit that stops electric power supplied to a PLC (Programmable Logic Controller) from an electricity storage device when stopping a carriage unit.例文帳に追加

台車ユニットの停止時において、蓄電装置からPLCに供給される電力を停止させるスイッチ回路の電力消費を無くすことができる物品搬送装置を提供すること。 - 特許庁

Further, the semiconductor apparatus includes the programmable device (3), capable of being changed in logic function by many logic elements according to definition data that a rewritable storage circuit holds, as at least one semiconductor device, a memory device (7) as another semiconductor device, and a processing device (4), having a central processing unit, further as another semiconductor device.例文帳に追加

また、少なくとも一つの半導体デバイスとして、書き換え可能な記憶回路が保持する定義データに従って多数のロジックエレメントによる論理機能が可変とされるプログラマブルデバイス(3)を備え、その他の一つの半導体デバイスとしてメモリデバイス(7)を備え、その他の別の一つの半導体デバイスとして中央処理装置を有するプロセッシングデバイス(4)を備える。 - 特許庁

To provide a programmable logic controller which permits program modification, instruction addition, and customization through simple operation without requiring any special hardware such as a PROM writer and a device adapter.例文帳に追加

PROMライタやデバイス用のアダプタなどの特別な機材を要することなく、簡単な操作でシステムプログラム変更・命令追加/カスタマイズを可能としたプログラマブルロジックコントローラを提供する。 - 特許庁

The gate array part contains a circuit element that is programmed to perform a certain logic function that corrects problems associated with implementing a preexisting circuit design in a mask-programmable device.例文帳に追加

前記ゲートアレイ部は、マスク−プログラマブル装置内の既存の回路設計の実行に関連する問題を補正する一定の論理機能を実行するためにプログラムされる回路素子を含む。 - 特許庁

The serializer circuitry for high-speed serial data transmitter circuitry on a programmable logic device ("PLD") or the like includes circuitry 10 for converting parallel data having any of several data widths to serial data.例文帳に追加

プログラマブルロジックデバイス(「PLD」)上の高速シリアルデータ送信回路網などは、任意の幾つかのデータ幅を有するパラレルデータをシリアルデータに変換するための回路網(10)を含む。 - 特許庁

A logic programmable device protective circuit comprises: a construction circuit verification part 312 for investigating circuit construction data 12 inputted into a logic programmable device and judging whether a circuit constructed from the circuit construction data 12 satisfies a predetermined condition; and a circuit protection part 320 for performing protective operation for preventing inconvenience affected by the circuit constructed from the circuit construction data 12.例文帳に追加

論理プログラマブルデバイスに入力された回路構成データ12を検査し、回路構成データ12から構成される回路が所定の条件を満足するか判定する構成回路検証部312と、該判定の結果に応じて、回路構成データ12から構成される回路が及ぼす不具合を防止するための保護動作を行う回路保護部320とを備える。 - 特許庁

The device is provided with at least one memory areas consisting of plural writing and/or reading ports (two writing ports and two reading ports, for example) which can be used independently in addition to general programmable logic areas 30 and programmable mutual connection.例文帳に追加

一般的なプログラマブルロジック領域30ならびにプログラマブル相互接続に加えて、独立して使用することが可能な複数の書き込みおよび/または読み取りポート(例えば2つの書き込みポートおよび2つの読み取りポート)からなる少なくとも1つのメモリ領域を備える。 - 特許庁

To reduce edit errors by automatically changing, registering and deleting variables in dividing/combining program organization units (POUs), in a device for editing a sequence program of a programmable logic controller for each POU.例文帳に追加

プログラマブル・ロジック・コントローラのシーケンスプログラムをプログラム構成要素単位(POU)で編集する装置において、POUの分割/結合に伴う変数の変更、登録、削除を自動化し、編集ミスを少なくする。 - 特許庁

A specialized processing block for a programmable logic device incorporates a fundamental processing unit that performs a sum of two operations of multiplication by adding partial products of both of the two operations of multiplication, without computing the individual multiplication.例文帳に追加

プログラマブルロジックデバイスのための特殊処理ブロックは、個々の乗算を計算せずに両方の乗算の部分積を加算して、2つの乗算の合計を実行する基本処理ユニットを組み入れる。 - 特許庁

A programmable logic device (PLD) includes a circuit that controls a supply voltage of at least a portion of a circuit within the PLD (such as a block, a sub-block, or a region).例文帳に追加

プログラム可能なロジックデバイス(programmable logic device){ピーエルデー(PLD)}は該ピーエルデー内の回路の少なくとも1部分(ブロック、サブブロック、又は領域の様な)の供給電圧を制御する回路を有する。 - 特許庁

One or both of a transmitting side and a receiving side are configured to directly connect a logic programmable device (FPGA) to a physical chip of a network, and to connect the computer of the transmitting/receiving side thereto.例文帳に追加

送信側及び受信側の一方あるいは双方を、ネットワークの物理チップに論理プログラマブルデバイス(FPGA)を直接接続した構成とし、送受信側のコンピュータをそれに接続する。 - 特許庁

To provide a reconfiguration method for a circuit function and a programmable logic circuit device, that can continue processing for regions other than the reconfigured region, in the case of partially reconfiguring the circuit function in operation.例文帳に追加

動作中に回路機能を部分的に再構成する際に、再構成領域以外では処理を継続することができる回路機能の再構成方法、及びプログラマブル論理回路装置を提供する。 - 特許庁

A program and an adjustable digital signal processor 104 are used instead of a conventional analog charge pump and a loop filter to constitute a filter element 102 on the programmable logic device (PLD).例文帳に追加

従来のアナログチャージポンプおよびループフィルタの代わりに、プログラムおよび調整が可能なデジタル信号プロセッサ104を使用してフィルタエレメント102をプログラマブルロジックデバイス(PLD)上に構成する。 - 特許庁

To provide a programmable logic controller (PLC) which enables an operator to accurately understand the progress of data transfer processing when transferring a user program from a cassette memory to a memory incorporated in a device.例文帳に追加

ユーザプログラムをカセットメモリから装置内蔵メモリに転送する際に、データ転送処理の進み具合の程度をオペレータに対して明確に理解させることができるようにしたPLCを提供することに - 特許庁

A programmable logic device (PLD) includes a circuit that controls a supply voltage of at least a portion of the circuitry within the PLD (such as a block, a sub-block, or a region).例文帳に追加

プログラム可能なロジックデバイス(programmable logic device){ピーエルデー(PLD)}は該ピーエルデー内の回路の少なくとも1部分(ブロック、サブブロック、又は領域の様な)の供給電圧を制御する回路を有する。 - 特許庁

To provide an electrically erasable programmable logic device which is provided with a floating gate and a floating doped region for storing data for solving the problem of the excessive area of a conventional single polysilicon memory cell.例文帳に追加

従来の単一ポリメモリーセルの面積過大の問題を解決するため、データを保存するフローティングゲートとフローティングドープ領域を設ける電気的消去可能プログラマブルロジックデバイスを提供する。 - 特許庁

The step count of the pan motor is reset to the required step count of the motor inside a complex programmable logic device in place of a microprocessor 102, thereby reducing delay error.例文帳に追加

パンモータのステップ回数を所要のモータのステップ回数にリセットすることは、マイクロプロセッサ102に代わってコンプレックスプログラマブルロジックデバイス内で実行され、それにより遅延誤差を低減することができる。 - 特許庁

The deserializer circuitry (10) for high-speed serial data receiver circuitry on a programmable logic device ("PLD") or the like includes circuitry for converting serial data to parallel data having any of several data widths.例文帳に追加

プログラマブルロジックデバイス(「PLD」)などの高速シリアルデータレシーバ回路網用のデシリアライザ回路網(10)は、シリアルデータを任意の複数のデータ幅を有するパラレルデータに変換するための回路網を含む。 - 特許庁

An HMI run time part 26 of a graphic control panel 12 communicates with a programmable logic controller 11 based on editor data stored in an editor data memory 25, and picture-displays the state of a device 2a.例文帳に追加

グラフィック操作パネル12のHMIランタイム部26は、エディタデータメモリ25に格納されたエディタデータに基づいて、プログラマブル・ロジック・コントローラ11と通信して、デバイス2aの状態を画面表示している。 - 特許庁

The programmable logic control device 20 includes a first driver module 42 related to a physical interface 50 which controls data transmission through a network 10, and a second driver module 41 which controls data exchange with a database device 60.例文帳に追加

プログラマブル・ロジック・コントロール・デバイス20は、ネットワーク10を介するデータ伝送を制御する物理インターフェース50に関連する第1ドライバ・モジュール42と、データベース・デバイス60とのデータ交換を制御する第2ドライバ・モジュール41とを有する。 - 特許庁

To provide a programmable logic device for updating a function by neither making a configuration redundant nor interrupting the operation of a device, and for reducing the cost for the portion of redundancy and power consumption, and also to provide a card and a transmission apparatus.例文帳に追加

冗長構成とすることなく、デバイスの運用を中断せずに機能の更新が可能となると共に、冗長分のコスト及び消費電力を削減できるプログラマブルロジックデバイス、カード及び伝送装置を提供する。 - 特許庁

Since respective logic circuit parts 51 to 57 in the main control means 50A consist of one-chip programmable logic device 50, the plurality of parts 51 to 57 set by the device 50 can easily be changed by logic preparation information (so-called circuit constitution information) prepared in advance and the means 50A before change can be reused (recycled).例文帳に追加

主制御手段50Aの各論理回路部51〜57を、1チップのプログラマブル・ロジック・デバイス50にて構成したので、プログラマブル・ロジック・デバイス50に設定された複数の論理回路部51〜57を、予め作成した論理設定情報(所謂、回路構成情報)により容易に変更することができ、変更前の主制御手段50Aを再利用(リサイクル)することができる。 - 特許庁

The integrated circuit device consisting of function blocks 11-14 and a glue logic operating the function blocks 11-14 in parallel coordination, is provided with a field programmable gate array FPGA 15 that interconnects the function blocks 11-14 and part or all of the glue logic.例文帳に追加

複数の機能ブロック11〜14と、機能ブロック11〜14を並列に協調して動作させるグルー・ロジック(GLUE LOGIC)とからなる集積回路装置において、機能ブロック11〜14間およびグルー・ロジックの一部または全部を相互接続するFPGA15を備える。 - 特許庁

An arithmetic unit 17 has a programmable hardware logic circuit and sequentially applies a logical configuration to the b conversion logical formulas stored in the storage device 15 in each execution unit logical formula according to a plurality of execution unit logical formulas divided into an execution unit by using the hardware logic circuit.例文帳に追加

演算装置17は、プログラム可能なハードウェア論理回路を有しており、記憶装置15に記憶されているb個の変換論理式を実行単位に分割した複数の実行単位論理式にしたがって、実行単位論理式ごとに順次、ハードウェア論理回路を用いて論理構成を行う。 - 特許庁

To provide an I/O simulator device using personal computer, in which the man-hour for simulation preparation of a sequence program of PLC (programmable logic controller) can be reduced, and a simulation system can be easily established without any technical knowledge for personal computer.例文帳に追加

PLCのシーケンスプログラムのシミュレーション準備工数を削減するとともに、パソコンの専門知識が無くとも容易にシミュレーションシステムの構築が可能なパソコンを使用したI/Oシミュレータ装置を提供する。 - 特許庁

To provide an image processor capable of processing signals corresponding to a plurality of observation lights with a reduced scale of a circuit and displaying a still image of an observation image even in a constitution of a programmable logic device.例文帳に追加

複数の観察光に対応した信号処理を、少ない回路規模で実現することと、プログラミング可能な論理素子の構成中においても、観察画像の静止画表示を可能にする画像処理装置を提供する。 - 特許庁

A programmable logic controller(PLC) 10 and a data trace device 20 include a PLC execution part 100 and a data trace part 200, and the PLC execution part 100 is provided with a CPU 110; a PLC data memory 120; and a PLC program memory 130.例文帳に追加

PLC10及びデータトレース装置20は、PLC実行部100及びデータトレース部200を含み、PLC実行部100はCPU110と、PLCデータメモリ120と、PLCプログラムメモリ130と、を有している。 - 特許庁

To provide a communication station setting device prepared for programmable logic controllers(PLCs) and capable of easily and efficiently accessing or monitoring a required PLC in an environment that plural PLCs are connected to a network.例文帳に追加

複数のPLCがネットワーク接続される環境下にあって、容易にかつ効率的に所望のPLCにアクセスしたり、モニタすることが可能になるプログラマブルロジックコントローラの通信局設定装置を提供する。 - 特許庁

The method comprises a step of setting a selecting device so as to select a specific bus, a step of erasing at least one EEPROM connected to the serial bus, and a step of writing the configuration code of the programmable logic device via the serial buses.例文帳に追加

本方法は、特定のバスを選択するように選択装置を設定するステップと、該シリアルバスに接続された少なくともひとつのEEPROMを消去するステップと、該シリアルバスを介してプログラマブルロジックデバイス構成コードをEEPROMに書き込むステップとを含む。 - 特許庁

Also a debugging tool 106 is provided with a storage device 111 which receives and stores the results of ladder action externally outputted from the programmable logic controller 101, and a display means 110 for displaying the results of ladder action read from the storage device 111.例文帳に追加

また、デバッグツール106側には、プログラマブルロジックコントローラ101から外部出力されるラダー動作結果を受信して記憶する記憶装置111と、記憶装置111から読み出したラダー動作結果を表示する表示手段110とを設ける。 - 特許庁

The programmable logic device is composed of one or more function blocks and a plurality of groups of interconnection resources, each selected type of group is connected to one or more function blocks through a program, at least a first number of one type of interconnection resource is optimized for a first operational parameter of the programmable logic device, and a second number of the same type of interconnection resources is optimized for a second operational parameter.例文帳に追加

1又はそれ以上の機能ブロックと、相互接続リソースの複数のグループとからなり、選択されたタイプの各グループは、1又はそれ以上の前記機能ブロックとプログラムにより接続され、少なくとも1つのタイプの第1の数の相互接続リソースは、プログラマブルロジックデバイスの第1の動作パラメータに関し最適化され、同一型の第2の数の相互接続リソースは、第2の動作パラメータに関し最適化されるプログラマブルロジックデバイスとする。 - 特許庁

To provide an operation simulation system for a PLC (Programmable Logic Controller) control object that is designed to be able to check the operation of software by simulating using a PC the operation of the PLC control object without using a target machine device.例文帳に追加

PLC制御対象の動作を、対象となる機械装置を用いることなくPCでシミュレーションしてソフトの動作確認をすることができるようにしたPLC制御対象の動作シミュレーションシステムを提供すること。 - 特許庁

例文

The electrically erasable programmable logic device 20 comprises a p-type substrate 22, a first n-type doped region 24, a first gate 26, a second n-type doped region 28, a second gate 30 and a third n-type doped region 32.例文帳に追加

電気的消去可能プログラマブルロジックデバイス20はP型基板22と、第一N型ドープ領域24と、第一ゲート26と、第二N型ドープ領域28と、第二ゲート30と、第三N型ドープ領域32とを含んでなる。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS