「Programmable Logic Device」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The memory map comprises the programmable logic device(PLD), a central processing unit(CPU) and two or more registers allowed a construction to communicate to the CPU.例文帳に追加

プログラマブル・ロジック・デバイス（ＰＬＤ）と、中央処理ユニット（ＣＰＵ）と、そのＣＰＵと通信する複数の構成可能レジスタとを備える。 - 特許庁

To reduce both a non-used resource area and global wiring delay in a reconfigurable programmable logic circuit device.例文帳に追加

再構成可能なプログラマブル論理回路装置における未使用リソース領域の削減と、グローバル配線遅延の低減の両方を実現する。 - 特許庁

To provide a clock distribution circuit for a programmable logic device, capable of suppressing a skew increase and making a wiring area for clock lines small.例文帳に追加

スキューの増加を抑え、クロックラインの配線領域を小さくすることが可能なプログラマブルロジックデバイスのクロック分配回路を提供する。 - 特許庁

To provide a programmable logic circuit control device or the like allowing easy and smooth execution of a number of processes through complex procedure.例文帳に追加

多数の処理を複雑な手順で円滑に実行することが容易なプログラマブル論理回路制御装置等を提供することである。 - 特許庁

To provide a programmable logic device capable of storing configuration data in a nonvolatile state and executing a configuration at a high speed.例文帳に追加

不揮発的にコンフィギュレーションデータを格納し、かつ高速でコンフィギュレーションを実行することのできるプログラマブル・ロジック装置を実現する。 - 特許庁

The method and the device activate so as to complement a programmable logic array(PLA) used for a high-speed microprocessor design.例文帳に追加

本発明に従った方法及び装置は、高速マイクロプロセッサ設計に用いられるプログラマブル論理アレイ（ＰＬＡ）を補足するように働く。 - 特許庁

To optimize the power consumption of a programmable logic device (PLD) and to obtain optimum levels of the power consumption and PLD operation speed.例文帳に追加

プログラマブルロジックデバイス（ＰＬＤ）の消費電力を最適化すること、および、消費電力とＰＬＤ動作速度の最適レベルを得ること。 - 特許庁

A programmable logic control device 20 can be connected to a database system 60 through a network 100 in an automation system 10.例文帳に追加

ネットワーク１００を介してプログラマブル・ロジック・コントロール・デバイス２０をデータベース・システム６０に接続できるオートメーション・システム１０に関する。 - 特許庁

To provide special processing blocks for a programmable logic device (PLD) with logic for reducing or eliminating dependence on a universal programmable resource of the PLD by facilitating execution of a larger multiplication than the one to be executed in a single block.例文帳に追加

プログラマブルロジックデバイス（ＰＬＤ）のための特殊処理ブロックで、単一のブロック内で実行され得るよりも大きな乗算の実行を容易にして、ＰＬＤの汎用プログラマブルリソースへの依存を低減または排除するロジックを備えるものを提供すること。 - 特許庁

To enable a user to easily predict an image to be displayed next in a programmable display device to be connected to a device requiring image display with the large number of hierarchies such as a programmable logic controller (PLC).例文帳に追加

プログラマブルロジックコントローラ（ＰＬＣ）など、階層数の多い画像表示を必要とする装置に接続して使用されるプログラマブル表示装置において、ユーザが次に表示される画像を容易に予測することを可能にする。 - 特許庁

To provide a logic verification device allowing correct logic operation even if data of transfer cycle delay are present between FPGAs (Field Programmable Gate Arrays) when mounting large-scale logic in the plurality of FPGAs and performing verification at high speed.例文帳に追加

大規模な論理を複数のＦＰＧＡに搭載して、高速に検証をおこなう場合において、ＦＰＧＡ間に転送サイクル遅れのデータが存在しても、正しい論理動作を実現できる論理検証装置を提供する。 - 特許庁

When the standard of an optical disk is not known, a CPU 8 transfers discrimination circuit construction data stored in a ROM 12 for a disk discrimination circuit to a programmable logic device 7 using a circuit construction data selector 11, and constructs the disk discrimination circuit in the programmable logic device 7.例文帳に追加

光ディスクの規格が判明していない場合、ＣＰＵ８が、回路構築データ選択器１１を用いてディスク判別回路用ＲＯＭ１２に格納されている判別回路構築データをプログラマブルロジックデバイス７に転送して、プログラマブルロジックデバイス７内にディスク判別回路を構築する。 - 特許庁

A programmable logic device ("PLD") includes a programmable clock data recover ("CDR") circuit in order to communicate with PLD by arbitrary one of a large number of CDR signaling protocols.例文帳に追加

プログラマブルロジックデバイス（“ＰＬＤ”）が多数のＣＤＲシグナリングプロトコルのうちの任意のものによって交信することを可能にするため、このＰＬＤにプログラマブルクロックデータ復元（“ＣＤＲ”）回路を装備する。 - 特許庁

A programmable logic device ("PLD") is augmented with programmable clock data recovery ("CDR") circuitry to allow the PLD to communicate via any one of a large number of CDR signaling protocols.例文帳に追加

プログラマブルロジックデバイス（“ＰＬＤ”）が多数のＣＤＲシグナリングプロトコルのうちの任意のものによって交信することを可能にするため、このＰＬＤにプログラマブルクロックデータ復元（“ＣＤＲ”）回路を装備する。 - 特許庁

A programmable logic device ("PLD") is installed with a programmable clock data recover ("CDR") circuitry to allow the PLD, to communicate via any of a large number of CDR signaling protocols.例文帳に追加

プログラマブルロジックデバイス（“ＰＬＤ”）が多数のＣＤＲシグナリングプロトコルのうちの任意のものによって交信することを可能にするため、このＰＬＤにプログラマブルクロックデータ復元（“ＣＤＲ”）回路を装備する。 - 特許庁

A programmable logic device ("PLD") is augmented with programmable clock data recover ("CDR") circuitry to allow the PLD to communicate via any of a large number of CDR signaling protocols.例文帳に追加

プログラマブルロジックデバイス（“ＰＬＤ”）が多数のＣＤＲシグナリングプロトコルのうちの任意のものによって交信することを可能にするため、このＰＬＤにプログラマブルクロックデータ復元（“ＣＤＲ”）回路を装備する。 - 特許庁

The means to process an image data of a sample image, which is based on a charged particle beam is radiation, is comprised of: plural programmable logic devices of reconfigurable type, where digitized image data are supplied; a means to selectively supply the configuration data to each programmable logic device; and a means to extract the outputs that are not in the process of configuration in plural programmable logic devices.例文帳に追加

荷電粒子線照射に基づく試料像の画像データを演算処理する手段は、デジタル化された画像データが共に供給される複数のリコンフィグレーション可能なタイプのプログラマブルロジックデバイスと、各プログラマブルロジックデバイスへコンフィグレーションデータを選択的に供給する手段と、複数のプログラマブルロジックデバイス内のコンフィグレーション中でないものの出力を取り出す手段を備えている。 - 特許庁

To provide a method, a system and a computer program for initializing a programmable logic device (PLD), using a direct memory access (DMA).例文帳に追加

直接メモリアクセス（ＤＭＡ）を使用してプログラム可能論理装置（ＰＬＤ）を初期化するための方法、システム及びコンピュータ・プログラムを提供する。 - 特許庁

To realize many different modes and the combination of the modes for operating the memory area of a programmable logic device or a part of the memory area.例文帳に追加

プログラマブルロジックデバイスのメモリ領域またはメモリ領域の一部を動作する多数の異なったモードまたはモードの組み合わせが可能となる。 - 特許庁

To provide a pseudo target signal generator attainable with small-scale hardware configuration using a control circuit of a PLD (programmable logic device), and a DDS(direct digital synthesizer).例文帳に追加

ＰＬＤの制御回路およびＤＤＳを用いた小規模なハードウェア構成で実現できる擬似目標信号発生装置を得る。 - 特許庁

To provide a programmable logic device ("PLD") that can support over a wide range of assumed serial data communication speeds (including 10 to 12 Gbps).例文帳に追加

考えられるシリアルデータ通信速度（１０〜１２Ｇｂｐｓを含む）の広い範囲をサポートできるプログラマブルロジックデバイス（「ＰＬＤ」）を設計すること。 - 特許庁

This serial interface for the programmable logic device can work according to various communication protocols and includes a receiver part (350) and a transmitter part (370).例文帳に追加

プログラマブルロジックデバイス用のシリアルインタフェースは、種々の通信プロトコルに従って動作し得、受信器部（３５０）と送信器部（３７０）とを含む。 - 特許庁

A specialized processing block for a programmable logic device includes circuitry for performing multiplications and sums thereof, as well as circuitry for rounding the result.例文帳に追加

プログラマブルロジックデバイスのための特殊処理ブロックは、乗算およびその和を実行する回路網、およびその結果を丸める回路網を含む。 - 特許庁

To provide a multiplier with a logic reducing or excluding dependency of a programmable logic device (PLD) on a universal programmable resource by facilitating execution of multiplication larger than multiplication which can be executed in a single block in specialized processing blocks for the PLD.例文帳に追加

プログラマブルロジックデバイス（ＰＬＤ）のための特殊処理ブロックで、単一のブロック内で実行され得るよりも大きな乗算の実行を容易にして、ＰＬＤの汎用プログラマブルリソースへの依存を低減または排除するロジックを備えるものを提供すること。 - 特許庁

A circuit data restoring circuit 13 installed in the logic simulation device 10a restores the compressed circuit data 30, and transfers the circuit data to a programmable logic LSI 11 and a wiring exclusive IC 12.例文帳に追加

論理エミュレーション装置１０ａが備える回路データ復元回路１３は、圧縮された回路データ３０を復元してプログラマブル論理ＬＳＩ１１および配線専用ＩＣ１２に転送する。 - 特許庁

To provide a programmable device mounting apparatus for easily restoring a device without separation from a network even when writing is unsuccessfully performed in remote update of logic.例文帳に追加

リモートによるロジックの更新時に書き込みが失敗した場合でも、装置がネットワークから切り離されず、容易に復旧させるようにしたプログラマブルデバイス搭載装置を得る。 - 特許庁

A device control part 33 to be driven as a programmable logic controller controls a device 2a by periodically executing a control program stored in a controlling file memory 32.例文帳に追加

プログラマブル・ロジック・コントローラとして動作するデバイス制御部３３は、制御用ファイルメモリ３２の制御プログラムを周期的に実行して、デバイス２ａを制御している。 - 特許庁

To provide a display device for control capable of shortening the transfer time of a control program, without accelerating the communication velocity of a programmable logic controller(PLC).例文帳に追加

プログラマブル・ロジック・コントローラの通信速度を増大させることなく、制御プログラムの転送時間を短縮可能な制御用表示装置を実現する。 - 特許庁

A PLD (Programmable Logic Device) 41 deletes image data of a range unnecessary to the image processing including the blank region, and deploys the remaining image data to RAM (random access memory) 46.例文帳に追加

ＰＬＤ４１はそのブランク領域を含む、画像処理に不要な範囲の画像データを削除し、残りの部分の画像データをＲＡＭ４６に展開する。 - 特許庁

A circuit operation verification system includes a computer, a programmable logic device constituting a circuit to be tested, a test bench unit for performing operation verification of the circuit to be tested.例文帳に追加

回路動作検証システムは、計算機と、被テスト回路が構成されたプログラマブルロジックデバイスと、被テスト回路の動作検証を行うテストベンチ部と、を備える。 - 特許庁

To provide a programmable logic circuit device for limiting a decrease in throughput to a minimum even when a circuit including branch process is constructed.例文帳に追加

分岐処理を含んだ回路を構築する場合であっても、スループットの低下を最小限に留めることのできるプログラマブル論理回路装置を提供すること。 - 特許庁

The plural circuits are successively reconstituted in the programmable logic circuit device for each of the plural blocks which can be preserved in the data cache part 53.例文帳に追加

データキャッシュ部５３に保存可能な複数個のブロック毎に、複数個の回路を順次にプログラマブル論理回路装置に再構成して処理を行う。 - 特許庁

To arrange a flexible PLL circuit on a programmable logic device (PLD), and at least to recapture partially when the PLL is not used.例文帳に追加

柔軟なＰＬＬ回路をプログラマブルロジックデバイス（ＰＬＤ）上に配置し、ＰＬＬを使用しないときは、少なくとも部分的にリキャプチャできるようにする。 - 特許庁

A program element (PE) which sets an internal state of the programmable logic device comprises variable magneto-resistance elements (TMR0, TMR1) and inverter latches (IV0, IV1).例文帳に追加

プログラマブル・ロジック装置の内部状態を設定するプログラム素子（ＰＥ）を、可変磁気抵抗素子（ＴＭＲ０，ＴＭＲ１）とインバータラッチ（ＩＶ０，ＩＶ１）とで構成する。 - 特許庁

To disclose a technology for realizing a programmable nonvolatile logic switch memory (register) element by utilizing a resistive storage element in particular about a nonvolatile memory device.例文帳に追加

本発明は不揮発性メモリ装置に関し、特に抵抗記憶素子を利用してプログラマブル不揮発性ロジックスイッチメモリ（レジスタ）素子を実現する技術を開示する。 - 特許庁

To provide a programmable logic integrated circuit device ("PLD") comprising one or more processor objects in addition to circuitry generally included in a PLD.例文帳に追加

プログラマブルロジック集積回路装置（「ＰＬＤ」）中に一般的に含まれる回路に加えて、１又はそれ以上のプロセッサオブジェクトを有するＰＬＤを提供する。 - 特許庁

To disclose a technology for achieving a programmable nonvolatile logic switch (register) element by utilizing a resistive storage element in particular about a nonvolatile memory device.例文帳に追加

本発明は不揮発性メモリ装置に関し、特に抵抗記憶素子を利用してプログラマブル不揮発性ロジックスイッチメモリ（レジスタ）素子を実現する技術を開示する。 - 特許庁

Pin assignment information of an FPGA(field programmable gate array)/PLD(programmable logic device) component and a substrate is extracted from data of a logic circuit diagram of the substrate with the FPGA/PLD component mounted, and the pin assignment information is used to prepare a pin correspondence table for regulating the pin assignment of the FPGA/PLD component on the substrate.例文帳に追加

ＦＰＧＡ／ＰＬＤ部品を搭載した基板の論理回路図のデータからＦＰＧＡ／ＰＬＤ部品及び基板のピンアサイン情報を抽出し、このピンアサイン情報を用いて基板上におけるＦＰＧＡ／ＰＬＤ部品のピンアサインを規定するピン対応表を作成する。 - 特許庁

The programmable logic device 101 consisting of programmable logical elements is provided with a first logical element 102, and a second logical element 104 having the same logic as the first logical element 102 with the lower operating speed in the upper limit of designing compared with that of the first logical element 102.例文帳に追加

プログラム可能な論理エレメントからなるプログラマブル・ロジック・デバイス１０１において、第１の論理エレメント１０２と、第１の論理エレメント１０２と同論理で、かつ動作速度の設計上限が第１の論理エレメント１０２に比較して低速である第２の論理エレメント１０４とを備える。 - 特許庁

To provide a programmable logic device which can hold configuration data even when supply of power supply potential is cut off, has a short start-up time of a programmable switch after power supply activation and can achieve low power consumption.例文帳に追加

電源電位の供給が遮断されたときでもコンフィギュレーションデータの保持が可能で、電源投入後の論理ブロックの起動時間が短い、低消費電力化が可能なプログラマブルロジックデバイスを提供すること。 - 特許庁

To provide a programmable logic device which can hold configuration data even when supply of power supply potential is cut off, has a short start-up time of a programmable switch after power supply activation and can achieve low power consumption.例文帳に追加

電源電位の供給が遮断されたときでもコンフィギュレーションデータの保持が可能で、電源投入後のプログラマブルスイッチの起動時間が短い、低消費電力化が可能なプログラマブルロジックデバイスを提供すること。 - 特許庁

The electronic apparatus 100 brings a configuration device 2 to write configuration data (logic circuit information) which are stored in a memory device 1, into the programmable device, and a programmable region of the programmable device is equipped with a first test circuit 5 for carrying out a test in order to determine the termination of the configuration, and circuit information of the first test circuit 5 is contained in the configuration data.例文帳に追加

電子機器１００は、記憶デバイス１に記憶されたコンフィギュレーションデータ（論理回路情報）をコンフィギュレーションデバイス２によりプログラマブルデバイスに書き込み、プログラマブルデバイスのプログラマブル領域に、コンフィギュレーションの終了を判断するためのテストを行う第１のテスト回路５を備え、コンフィギュレーションデータには、第１のテスト回路５の回路情報が含まれている。 - 特許庁

To realize low power consumption and a high speed operation by suitably controlling the operation mode of the basic logic cell circuit and connection switch circuit of a field programmable gate array in accordance with the operating condition of each basic logic cell circuit when constituting a logic device.例文帳に追加

フィールド・プログラマブル・ゲート・アレイの基本論理セル回路および結線スイッチ回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御して、低消費電力化と動作の高速化を行う。 - 特許庁

The programmable logic control device 20 includes a first driver module 42 associated with a physical interface 50 that controls data transfer through the network 100 and a second driver module 41 that controls data exchange with the database device 60 so that the programmable logic control device 20 can directly exchange data with the database system 60.例文帳に追加

プログラマブル・ロジック・コントロール・デバイス２０がデータベース・システム６０と直接にデータを交換できるようにするために、プログラマブル・ロジック・コントロール・デバイス２０は、ネットワーク１００を介するデータ伝送を制御する物理インターフェイス５０に関連する第1ドライバ・モジュール４２と、データベース・デバイス６０とのデータ交換を制御する第2ドライバ・モジュール４１とを有する。 - 特許庁

A PLC (Programmable Logic Controller) 10 or other device is connected to a data collection unit 20 in a factory 1 via networks 15a to 15c and the data collection unit collects data of each device.例文帳に追加

工場１内は、ＰＬＣ１０その他の装置がネットワーク１５ａから１５ｃを介してデータ収集ユニット２０に接続され、各装置が持つデータはデータ収集ユニットに集められる。 - 特許庁