「Self Refresh」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Also, a memory control part 1 includes an SDRAM command control part 11 for shifting the SDRAM 4 to the self-refresh mode or the power-down mode according to an instruction from the timer 92.例文帳に追加

また、メモリ制御部１は、タイマ９２からの指示に応じてＳＤＲＡＭ４をセルフリフレッシュモードまたはパワーダウンモードに移行させるＳＤＲＡＭコマンド制御部１１を含む。 - 特許庁

To provide a semiconductor memory apparatus reducing a leakage current during a power down mode or a self refresh mode of the semiconductor memory apparatus.例文帳に追加

本発明は、半導体メモリ装置のパワーダウン装置のパワーダウンモード又はセルフリフレッシュモードにおいて、漏れ電流を減少させるための半導体メモリ装置を提供する。 - 特許庁

Hence, a method in which a refresh period corresponding to temperature is set by a mode register and a method in which a refresh period is adjusted in a self-control manner based on temperature of the semiconductor memory device can be shared without any trouble and productivity is improved.例文帳に追加

したがって、モードレジスタによって温度に対応したリフレッシュ周期を設定する方法と、半導体記憶装置の温度に基づいてリフレッシュ周期を自己制御的に調整する方法とを問題なく共用することができ、生産性が向上する。 - 特許庁

The semiconductor storage device has a transition detecting circuit 41 detecting a change in the prescribed input signal and outputting a detected signal, and a REF control circuit 72 generating a refresh request signal requiring self-refresh in response to the detected signal.例文帳に追加

所定の入力信号の変化を検出して検出信号を出力する遷移検出回路４１と、テストモードにおいて、前記検出信号に応答してセルフリフレッシュを要求するリフレッシュ要求信号を生成するＲＥＦ制御回路７２とを有する。 - 特許庁

According to a method performing a self-refresh operation in units of memory banks or memory bank groups by receiving an internally generated high power supply voltage without receiving an external high power source voltage in a specific operation mode which is the same as the self-refresh operation, the high power source voltage necessary for operations is constantly applied without lowering the pumping efficiency of a high power supply voltage generator.例文帳に追加

セルフリフレッシュ動作と同一である特定動作モードで外部の高電源電圧を受ける必要なく、内部から生成された高電源電圧を受けてメモリバンク別、またはメモリバンクグループ別にセルフリフレッシュを行う方法によれば、高電源電圧発生器のパンピング効率低下の発生無し、動作に必要な高電源電圧が安定的に印加される。 - 特許庁

The SDRAM control system is equipped with: an SDRAM 1 having self-refresh function that operates in a high-enegy saving mode; a DRAM controller 2 to perform control for selectively and variably setting an operation temperature setting value for self-refresh in a different temperature range; and a CPU 3 for issuing an instruction for the control of the DRAM controller 2.例文帳に追加

このＳＤＲＡＭ制御システムは、高省エネルギー動作モードで動作するセルフリフレッシュ機能を持つＳＤＲＡＭ１と、セルフリフレッシュ移行時における動作温度の設定値を温度レンジが異なるものとして選択的に可変設定するための制御を行うＤＲＡＭコントローラ２と、このＤＲＡＭコントローラ２による制御の指示を行うＣＰＵ３と、を備えている。 - 特許庁

Power source circuits are controlled by a power source control circuit 25 so that power source voltage supply states of a power source circuit 22c generating power source voltage for a refresh system circuit 14a and a power source circuit 22b for a column system peripheral control circuit 14b at the time of a self-refresh mode are made different each other.例文帳に追加

リフレッシュ系回路（１４ａ）に対する電源電圧を発生する電源回路（２２ｃ）およびコラム系／周辺制御回路（１４ｂ）に対する電源回路（２２ｂ）のセルフリフレッシュモード時における電源電圧供給状態を互いに異ならせるように電源制御回路（２５）により制御する。 - 特許庁

On the other hand, when the semiconductor device is operated, the refresh address generation circuit 10 generates and outputs a self-refresh operation address signal according to the synthesized signal of the clock signal and an operation detection signal generated from an operation detection circuit at a cycle shorter than that of the clock signal.例文帳に追加

一方、半導体記憶装置が動作時には、リフレッシュアドレス生成回路１０は、前記クロック信号と、このクロック信号よりも短い周期で発生する動作検出回路からの動作検出信号との合成信号に応じてセルフリフレッシュ動作用アドレス信号を生成し出力する。 - 特許庁

To provide a control device for an SDRAM which can perform quickly DMA transfer of data even in a self-refresh mode, in a control device of an SDRAM.例文帳に追加

本発明はＳＤＲＡＭの制御装置に関し、特にセルフリフレッシュモードにおいても、データのＤＭＡ転送を迅速に行うことが可能なＳＤＲＡＭの制御装置を提供することである。 - 特許庁

This device is provided with a delay quantity switching circuit block 40 switching delay quantity of a RTO signal so that the RTO signal prescribing non-activation of a word line at the time of self-refresh is delayed.例文帳に追加

セルフリフレッシュ時にワード線の非活性化を規定するＲＴＯ信号を遅延させるように、前記ＲＴＯ信号の遅延量を切り換える遅延量切換回路ブロック４０を備える。 - 特許庁

A memory core circuit group 16 controlled to activation and inactivation and a self-refresh oscillating circuit 19 being always active are connected to the third internal power source voltage generating circuit 13.例文帳に追加

第３の内部電源電圧生成回路１３は活性と非活性とに制御されるメモリコア回路群１６と常時活性のセルフリフレッシュ発振回路１９が接続されている。 - 特許庁

Successively, word lines of the holding area are selected successively, while self-refresh operation is executed by selecting and driving one or a plurality of word lines of corresponding copy area.例文帳に追加

続いて、保持領域のワード線を順次選択駆動すると同時に、対応するコピー領域の一又は複数のワード線を選択駆動することによりセルフリフレッシュ動作を実行する。 - 特許庁

A detecting circuit 10 detects entry for the self-refresh mode and input of the second external power source Vccex2 for data retention operation and outputs a detecting signal ϕDR.例文帳に追加

検出回路１０は、セルフリフレッシュモードへのエントリーと、データリテンション動作のための第二の外部電源Ｖccｅｘ２の入力を検出して、検出信号φＤＲを出力する。 - 特許庁

To control the starting of the self-refresh of a DRAM without receiving the supply of power from a battery, so that the backup time of the DRAM can be prolonged.例文帳に追加

バッテリからの電力供給を受けることなしにＤＲＡＭのセルフリフレッシュの起動制御を行うことができ、これによりＤＲＡＭのバックアップ時間の延長を図ることを可能とする。 - 特許庁

To provide a semiconductor memory device which enables a self refresh period to be properly controlled thereby is low in power consumption and excellent in productivity, and also has high reliability for operation.例文帳に追加

セルフリフレッシュ周期を適切に制御することができる低消費電力、かつ生産性に優れ、かつ動作の信頼性が高い半導体記憶装置を提供することである。 - 特許庁

This apparatus is the semiconductor integrated circuit apparatus 100 including a memory controller 110 performing access control based on access request from a host for a dynamic random access memory having a self-refresh function.例文帳に追加

セルフリフレッシュ機能を有するダイナミックランダムアクセスメモリに対し、ホストからのアクセス要求に基づくアクセス制御を行うメモリーコントローラ１１０を含む半導体集積回路装置１００である。 - 特許庁

When a monitor trigger signal MON is applied from the outside in addition to a self-refresh signal SRF from a timing generator 12, a self-refresh timer circuit 100 generates an internal timing signal TIM in a fixed cycle with a ring oscillation circuit provided therein and outputs a monitor output signal MOT corresponding to the first cycle of this internal timing signal TIM.例文帳に追加

セルフリフレッシュタイマ回路１００は、タイミングジェネレータ１２からのセルフリフレッシュ信号ＳＲＦの他、外部からモニタトリガ信号ＭＯＮが与えられると、その中に含まれるリング発振回路によって一定周期で内部タイミング信号ＴＩＭを生成すると共に、この内部タイミング信号ＴＩＭの最初の１周期に対応するモニタ出力信号ＭＯＴを出力する。 - 特許庁

A self-refresh circuit 10 included in a semiconductor integrated circuit is provided with a ring oscillator 100, frequency multiplier counters 101 and 103, an SELF generating part 102 for generating a signal SELFO corresponding to an inside RAS, and a BBUE generating part 104.例文帳に追加

本発明に係る半導体集積回路に含まれるセルフリフレッシュ回路１０は、リングオシレータ１００、倍周期カウンタ１０１，１０３、内部ＲＡＳに対応する信号ＳＥＬＦ０が発生するＳＥＬＦ発生部１０２、およびＢＢＵＥ発生部１０４を含む。 - 特許庁

The memory controller, of which power supply from the normal power source is cut, is thereby continuously operated by the power source supplied from a battery, while a self-refresh command is transmitted to a memory.例文帳に追加

そして、このバッテリから供給される電源により、通常電源からの電力供給が遮断されたメモリコントローラを引き続き稼動させると共に、メモリにセルフリフレッシュコマンドを送信する。 - 特許庁

If the time of idle state of an internal bus 4 exceeds a threshold value, the device makes a main memory 8 into a self refresh mode and into a pause mode with smallest power consumption by stopping electric power supply to a CPU 5 and a plotter 7.例文帳に追加

内部バス４のアイドル状態の時間が閾値を超えると、主メモリ８をセルフリフレッシュモードにし、CPU５とプロッタ７への電力供給を停止して、最も電力消費の少ない休止モードにする。 - 特許庁

To provide a semiconductor storage device capable of changing a self-refresh term so that the data of a memory cell is reliably held and a low power consumption operation is satisfied, without redesigning and reproducing a device.例文帳に追加

メモリセルのデータ保持を確実かつ低消費電力動作を満たすようにセルフリフレッシュ期間を、デバイスを再設計および再生産することなく変更できる半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor storage device where a self-refresh cycle can be set optionally from the outside without bringing about an increase in a chip area in spite of the use of a fuse.例文帳に追加

本発明は、チップ面積の増加を招くことなく、ヒューズを使用しているにもかかわらず外部からセルフリフレッシュの周期を任意に設定できる半導体記憶装置を提供することを目的とする。 - 特許庁

The clock generator 260 stops when a predetermined command is input by a control signal, and a self refresh of the RAM 26 is stopped to put the RAM 26 in the low power operating state.例文帳に追加

クロックジェネレータ２６０は、制御信号などにより所定のコマンドを入力されると停止して、ＲＡＭ２６のセルフリフレッシュを停止させることにより、ＲＡＭ２６を低電力動作状態にする。 - 特許庁

To provide a semiconductor memory, in which the improvement in the speed and decrease in the consumed electric current are possible, in the semiconductor memory which is provided with a self refresh function and of which the memory array is formed from a DRAM.例文帳に追加

セルフリフレッシュ機能を備えメモリアレイがＤＲＡＭにより形成された半導体記憶装置において、高速化及び消費電流の低減が可能な半導体記憶装置を提供する。 - 特許庁

A circuit outside a memory controller in a processing system sets a dynamic random access memory to a self-refresh state by responding to a predetermined condition associated with a power-down or reset event.例文帳に追加

処理システム中のメモリ・コントローラの外部にある回路は、電源遮断またはリセット・イベントに関連付けられた所定の条件に応答して、動的ランダム・アクセス・メモリをセルフリフレッシュ状態にする。 - 特許庁

A power down control circuit, when it receives the internal power down signal from the processor, outputs a control signal for shifting the volatile semiconductor memory connected to a system bus to a self refresh mode.例文帳に追加

パワーダウン制御回路は、プロセッサから内部パワーダウン信号を受けたときに、システムバスに接続された揮発性半導体メモリをセルフリフレッシュモードに移行させるために制御信号を出力する。 - 特許庁

To provide a semiconductor memory device in which high integration and a very high speed are obtained and further, power consumption when holding information is remarkably reduced by suppressing an increase in the area of memory cell, obtaining a very high speed read time and further, securing a long refresh time in the case of self-refresh.例文帳に追加

メモリセルの面積の増加を抑え、また超高速の読み出し時間を得て、さらにセルフリフレッシュ時にはリフレッシュ間隔を長くとれるようにすることによって、高集積かつ超高速、さらに情報保持時の消費電力を大幅に削減することができる半導体記憶装置を提供する。 - 特許庁

When the TMSELF signal is made H at the time of self-refresh, this refresh monitor circuit outputs a monitor signal having the same waveform as that of the int.ZRAS signal to an output node DQ of an output circuit 6, and can monitor the int.ZRAS signal based on this monitor signal.例文帳に追加

このリフレッシュモニタ回路は、セルフリフレッシュ時にＴＭＳＥＬＦ信号がＨになったときに、出力回路６の出力ノードＤＱに、int.ＺＲＡＳ信号と同一波形のモニタ信号を出力するようになっており、このモニタ信号に基づいてint.ＺＲＡＳ信号をモニタすることができるようになっている。 - 特許庁

A DRAM 10 is provided with a sleep mode in which control of an internal circuit supplying a power source to a memory core including a memory cell and control of refreshing for a memory core are combined to a power down mode, ad refresh-stop mode (Nap mode), and a partial self-refresh mode (S-Ref mode), these modes are selected in a program mode Pro, PE.例文帳に追加

ＤＲＡＭ１０は、パワーダウンモードにメモリセルを含むメモリコアに電源を供給する内部回路の制御と、メモリコアに対するリフレッシュの制御を組み合わせた「スリープモード」、「リフレッシュ停止モード（Ｎａｐモード）」、「部分セルフリフレッシュモード（Ｓ−Ｒｅｆモード）」を備え、これらモードをプログラムモードＰｒｏ，ＰＥにおいて選択する。 - 特許庁

This device has a 1st circuit 14 generating a 1st signal designating the cycle of internally set self-refresh by using nonvolatile circuit elements (210 to 216), 2nd circuit 12 and 13 receiving a 2nd signal designating the self- refresh cycle through a terminal 11 shared by another signal, and 3rd circuit 15 and 16 generating the pulses of the cycles designated by the 1st and 2nd signals.例文帳に追加

不揮発性回路素子（２１_０〜２１_６）を用いて内部で設定したセルフリフレッシュの周期を指定する第１の信号を発生する第１の回路（１４）と、セルフリフレッシュの周期を指定する第２信号を、他の信号と共用の端子（１１）を介して受信する第２の回路（１２、１３）と、前記第１又は第２の信号で指定された周期のパルスを発生する第３の回路（１５、１６）とを有する。 - 特許庁

To reduce a time taken for transfer to a normal operation mode from an energy saving mode to stop a processor to reduce power consumption, in a composite machine including an SDRAM having a self-refresh function.例文帳に追加

セルフリフレッシュ機能を有するＳＤＲＡＭを備える複合機において、消費電力の低減のためにプロセッサを停止させる省電力モードから、通常動作モードへの移行にかかる時間を短縮する。 - 特許庁

To provide arrangement of a semiconductor memory provided with a self-refresh mode in which only a part of memory region is to be refreshed, while a part of memory region which is to be refreshed can be specified with high degree of freedom.例文帳に追加

一部のメモリ領域のみをリフレッシュ対象とするセルフリフレッシュモードを備えるとともに、リフレッシュ対象となる一部のメモリ領域を高い自由度で指定できる半導体記憶装置の構成を提供する。 - 特許庁

The SDRAM control part 9 continuously writes the data accumulated in the SRAM 5/6 in the SRAM, and sets the SDRAM 18 to a self-refresh mode while the writing of data to the SDRAM 18 is not carried out.例文帳に追加

ＳＤＲＡＭ制御部９は、ＳＲＡＭ５・６に蓄積されたデータをＳＲＡＭに連続して書き込むと共に、ＳＤＲＡＭ１８へのデータの書き込みが行われていない間はＳＤＲＡＭ１８をセルフリフレッシュモードに設定する。 - 特許庁

When a CPU 1 supplies a control signal CKE 1 to a main memory 3 so as to set the main memory 3 to a self-refresh mode, a power saving controller in an I/O device 10 also supplies a control signal CKE 2.例文帳に追加

ＣＰＵ１は、メインメモリ３をセルフリフレッシュモードに設定するべく、制御信号ＣＫＥ１をメインメモリ３に供給すると、Ｉ／Ｏデバイス１０の省電力制御部も、制御信号ＣＫＥ２を供給する。 - 特許庁

This memory is provided with a self-oscillation counter test circuit 5 in which an oscillation clock SFCI used for a refresh address counter circuit 2 is counted up and the counted result is outputted to an external terminal for monitoring through an interface circuit 3.例文帳に追加

リフレッシュアドレスカウンタ回路２で用いられる発振クロックＳＦＣＩをカウントアップし、インターフェース回路３を介してモニタ用外部端子にカウント結果を出力するセルフ発振カウンタテスト回路５を設ける。 - 特許庁

By such a memory, as an external clock is supplied to the command input buffer at the time of data holding mode, a refresh-command is inputted and self-refresh operation can be performed, at the time, an external clock is not supplied to the address input buffer and the data input buffer, current consumption caused by the above can be reduced.例文帳に追加

かかるメモリによれば，データ保持モード時において，外部クロックがコマンド入力バッファに供給されるので，リフレッシュコマンドを入力してセルフリフレッシュ動作を行うことができ，そのとき外部クロックのアドレス入力バッファやデータ入力バッファへの供給が行われないので，それに伴う消費電流を削減することができる。 - 特許庁

A communication terminal CT comprises an SDRAM 13, having an auto refresh mode and a self-refreshing mode and an image processing integrated circuit 1, having a first and second modes switched under control of an external signal.例文帳に追加

通信端末機ＣＴは、オートリフレッシュモードとセルフリフレッシュモードとを有するＳＤＲＡＭ１３と、外部からの制御信号により切り換え制御される第１モードおよび第２モードを有する画像処理用集積回路１とを備える。 - 特許庁

The count value is compared with a threshold set in a packet counter (S206) and when the count value exceeds the threshold (S206:YES), counting the number of times of responding is stopped (S207), and a memory controller sets the operating mode of the memory to a self-refresh mode (S208).例文帳に追加

このカウント値とパケットカウンタに設定された閾値とを比較し（Ｓ２０６）、カウント値が閾値を超過しているとき（Ｓ２０６、ＹＥＳ）、応答回数の計測を中止し（Ｓ２０７）、メモリコントローラがメモリの動作モードをセルフリフレッシュモードに設定する（Ｓ２０８）。 - 特許庁

To shorten response time in active operation and improve driving capabilities by selectively driving a transistor controlling the final drive end during a standby operation or a self-refresh operation, and the active operation.例文帳に追加

待機動作又はセルフリフレッシュ動作、及びアクティブ動作の際に最終ドライブ端を制御するトランジスタを選択的に駆動して待機電流を低減させ、アクティブの際の応答時間を短縮し、駆動能力を向上させることができるようにすること。 - 特許庁

To reduce power consumption by separating an image memory of a color copying machine into a color memory and a black/white memory, individually carrying out power control in response to an operating mode, and controlling the stop of power application (brought into a self-refresh mode) to the color memory.例文帳に追加

カラー複写機の画像メモリをカラーメモリ、白黒メモリと分けて動作モードに応じて個別に電力制御を行い、白黒コピー時はカラーメモリ部の電源供給を止める（セルフリフレッシュモードにする）ような制御を行い消費電力低減をはかる。 - 特許庁

The controller uses the self-refresh clock signal, and delays transition of the state control signal from the active state to the standby state, relatively to the state change corresponding to at least one external signal receiving from the memory device.例文帳に追加

該コントローラは、自己リフレッシュクロック信号を使って、メモリ装置が受信する少なくとも１つの外部信号の対応する状態変化に対して相対的に、状態制御信号のアクティブ状態からスタンバイ状態への遷移を遅延させる。 - 特許庁

The memory control part supplies power to the first storage part by controlling a power supply part, shifts the second storage part to a self-refresh mode, and stops power supply to the third storage part by controlling the power supply part.例文帳に追加

メモリ制御部は、電源供給部を制御することで第１記憶部に対して電力を供給し、第２記憶部をセルフリフレッシュモードに移行させ、電源供給部を制御することで第３記憶部に対して電力の供給を停止する。 - 特許庁

In an REFS generating circuit 7 included in a self-refresh circuit 3 of a DRAM, N channel MOS transistors 8a-8e are connected to fuses 71-75 in parallel respectively, and P channel MOS transistors 9a-9e connected to the fuses 71-75 in series respectively.例文帳に追加

ＤＲＡＭのセルフリフレッシュ回路３に含まれるＲＥＦＳ発生回路７において、ヒューズ７１〜７５に並列にそれぞれＮチャネルＭＯＳトランジスタ８ａ〜８ｅを接続し、ヒューズ７１〜７５に直列にそれぞれＰチャネルＭＯＳトランジスタ９ａ〜９ｅを接続する。 - 特許庁

When second operation is selected, the CPU 4 transfers the SDRAM 2 from a first mode to a second mode (e.g. a self-refresh mode), and transfers the data developed inside the SDRAM 2 to the sleep mode 2 from the normal mode in such a state that the data are made to be held inside the SDRAM 2.例文帳に追加

第２の動作選択時には、ＣＰＵ４は、ＳＤＲＡＭ２を第１のモードから第２のモード（例えば、セルフリフレッシュモード）に移行させてＳＤＲＡＭ２内で展開されているデータをＳＤＲＡＭ２内に保持させた状態で通常モードからスリープモード２に移行する。 - 特許庁

A mode switch circuit 12 changes over a selector circuit 13 to a self-side according to that a voltage monitoring circuit 8 detects that the voltage of second supply power is lower than 4.7 V until the DC-DC converter 11 cannot generate third supply power at the voltage 3.3 V and performs a procedure for starting self-refresh.例文帳に追加

モード切換回路１２は、第２供給電力の電圧が４．７Ｖよりも低下したことが電圧監視回路８により検知されたことに応じて、それからＤＣ−ＤＣコンバータ１１が第３供給電力を電圧３．３Ｖで生成できなくなるまでの間に、セレクタ回路１３を自己側に切換えた上でＤＲＡＭ２にセルフリフレッシュを起動させるための手順を実行する。 - 特許庁