「Semiconductor junction」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To provide a junction material forming, by a simple process, a junction part excelling in heat radiation capability and corrosion resistance such as migration resistance in forming an electrical junction part, a method of mounting a semiconductor using the same, and a semiconductor device.例文帳に追加

電気的な接合部を形成する際に、放熱性及び耐マイグレーション性等の耐食性に優れた接合部を簡単なプロセスで形成することができる接合材料、並びにこの接合材料を使用した半導体の実装方法及び半導体装置を提供する。 - 特許庁

This semiconductor device includes an element isolation film formed in a predetermined region of a semiconductor substrate to define a cell active region, a resistor active region, and a mask ROM active region and a floating junction region, a resistive junction region, and a channel junction region which are respectively formed in those active regions.例文帳に追加

この半導体装置は半導体基板の所定領域に形成されてセル活性領域、抵抗体活性領域及びマスクＲＯＭ活性領域を限定する素子分離膜及びこれら活性領域に各々形成される浮遊接合領域、抵抗接合領域及びチャンネル接合領域を含む。 - 特許庁

To provide a junction type semiconductor device of a device structure capable of realizing a high-performance junction type device having a normally-off characteristic required for automobile motor control, and a method of manufacturing the junction type semiconductor device.例文帳に追加

自動車のモータ制御用などで求められるノーマリオフ特性を有する高性能の接合型デバイスを容易な製造工程で実現できるデバイス構造の接合型半導体装置および接合型半導体装置の製造方法を提供する。 - 特許庁

The output of a CMOS transistor 102 is connected to the N electrode of one split electrode horizontal junction semiconductor layer 10a and the P electrode of another split electrode horizontal junction semiconductor layer 101b.例文帳に追加

ＣＭＯＳトランジスタ１０２の出力を、分割電極横接合半導体レーザ１０１ａのＮ電極と、分割電極横接合半導体レーザ１０１ｂのＰ電極に接続する。 - 特許庁

A junction interface between the first semiconductor region and the second semiconductor region is a pseudo hetero junction formed of the same materials having different band gap widths from each other.例文帳に追加

第１半導体領域及び第２半導体領域の接合界面は、バンドギャップ幅が異なる同一材料により形成された疑似ヘテロ接合である。 - 特許庁

To provide a semiconductor device having an ohmic junction layer which has superior surface flatness, superior uniformity of a composition of an interface with a semiconductor base, and sufficiently high adhesiveness with a Schottky junction layer.例文帳に追加

表面平坦性に優れ、半導体基体との界面における組成の均一性に優れ、ショットキー接合層との十分に高い密着性が得られるオーミック接合層を備える半導体装置を提供する。 - 特許庁

To provide a semiconductor chip for measuring the junction resistance value which can securely obtain the junction resistance characteristics of two bumps corresponding to the bumps that form a circuit, in the actual semiconductor chip.例文帳に追加

実際の半導体チップのうち、回路をなすバンプに対応する２つのバンプの接合抵抗特性を確実に求めることができる接合抵抗値測定用半導体チップを提供する。 - 特許庁

A semiconductor device 100 includes a p-type buried layer 26, and a hetero-junction layer 32 of a nitride semiconductor provided on the p-type buried layer 26 and having a hetero-junction surface 3.例文帳に追加

半導体装置１００は、ｐ型の埋込み層２６と、ｐ型埋込み層２６上に設けられており、ヘテロ接合面３が構成されている窒化物半導体のヘテロ接合層３２を備えている。 - 特許庁

To provide a surface-emitting semiconductor laser capable of reducing light scattering on an interface between a dielectric DBR and a semiconductor region due to a mesa shape of a junction region including a tunnel junction.例文帳に追加

トンネル接合を含む接合領域のメサ形状に起因して誘電体ＤＢＲと半導体領域との界面における光散乱を低減可能な面発光半導体レーザを提供する。 - 特許庁

The junction electrode of the first semiconductor element is at the same potential as the first metal base plate; and, the junction electrode of the second semiconductor element is at the same potential as the second metal base plate.例文帳に追加

前記第１半導体素子の前記接合電極は、前記第１金属ベース板と同一電位とされ、かつ前記第２半導体素子の前記接合電極は、前記第２金属ベース板と同一電位とされている。 - 特許庁

To provide a method of manufacturing multi-chip type semiconductor device which can improve reliability of a junction portion by reducing thermal interaction in a junction process between adjacent semiconductor chips.例文帳に追加

隣接する半導体チップ間での接合工程における熱的な相互作用を低減して接合部の信頼性を高めることができるマルチチップ型の半導体装置の製造方法を提供する。 - 特許庁

A semiconductor storage apparatus comprises a plurality of magnetic tunnel junction elements disposed on a semiconductor substrate and a plurality of selection transistors electrically connected to one ends of the plurality of magnetic tunnel junction elements, respectively.例文帳に追加

半導体記憶装置は、半導体基板上に配置された複数の磁気トンネル接合素子と、複数の磁気トンネル接合素子の一端に電気的に接続された複数の選択トランジスタとを備える。 - 特許庁

DIE-BOND JUNCTION STRUCTURE OF SEMICONDUCTOR ELEMENT, SUB-MOUNT SUBSTRATE, LIGHT-EMITTING DEVICE USING THE JUNCTION STRUCTURE OR THE SUBSTRATE, LIGHTING EQUIPMENT USING THE LIGHT-EMITTING DEVICE, AND SEMICONDUCTOR ELEMENT PACKAGE MANUFACTURING METHOD例文帳に追加

半導体素子のダイボンド接合構造、サブマウント基板、該接合構造又は該基板を用いた発光装置、及び該発光装置を用いた照明器具、並びに半導体素子パッケージの製造方法 - 特許庁

The tunnel junction region 19 includes a second conductivity type semiconductor layer 23 and a first conductivity type semiconductor layer 25, both of which form a tunnel junction TJ.例文帳に追加

トンネル接合領域１９は、第２導電型半導体層２３および第１導電型半導体層２５を含み、第２導電型半導体層２３および第１導電型半導体層２５はトンネル接合ＴＪを成す。 - 特許庁

The power terminal 21 of the semiconductor module 2 has a junction surface 211 which parallels the direction X of stacking between the plurality of semiconductor modules 2 and the plurality of cooling tubes 3, and also it is joined with the bus bar 4, at the junction surface 211.例文帳に追加

半導体モジュール２のパワー端子２１は、複数の半導体モジュール２と複数の冷却管３との積層方向Ｘに沿った接合面２１１を有すると共に、接合面２１１において、バスバー４と接合されている。 - 特許庁

The gate region 3 of a junction type field effect semiconductor element is provided on the inner region 15 of the N type epitaxial layer 10 serving as the source-drain region of the junction type field effect semiconductor element while being surrounded by the internal isolation region 1.例文帳に追加

内部分離領域１で囲まれて接合型電界効果半導体素子のソース／ドレイン領域となるＮ型エピタキシャル層１０の内側領域１５上に接合型電界効果半導体素子のゲート領域３を設ける。 - 特許庁

The nitride semiconductor transistor comprises a hetero-junction layer 124 in which a plurality of nitride semiconductor layers having different polarization each other are stacked, and a gate electrode 113 formed on the hetero-junction layer 124.例文帳に追加

窒化物半導体トランジスタは、分極が互いに異なる複数の窒化物半導体層が積層されたヘテロ接合層１２４と、ヘテロ接合層１２４の上に形成されたゲート電極１１３とを備えている。 - 特許庁

To provide a super-junction semiconductor element which prevents generation of electric field convergence and realizes a high breakdown voltage in the super-junction semiconductor element comprising a parallel pn layer in which a current flows in an on state and which depletes in an off state.例文帳に追加

オン状態では電流を流すとともにオフ状態では空乏化する並列ｐｎ層を備える超接合半導体素子において、電界集中の発生を防止し、高耐圧を実現した超接合半導体素子を提供する。 - 特許庁

The other one power supply terminal 15a is connected to the junction power supply terminal 41 through the junction power supply wiring arranged on the semiconductor chip mounted on the semiconductor-chip- mounting area 11.例文帳に追加

残りの１個の電源端子１５ａは、半導体チップ搭載領域１１に搭載される半導体チップに設けられた中継電源配線を介して中継電源端子４１に接続される。 - 特許庁

In addition, the concentration of the center 221 is higher than that of a side 222 close to a junction surface with the p-type semiconductor area 210 of the parallel pn junction layer 2, with respect to an impurity concentration in the horizontal direction in the n-type semiconductor area 220.例文帳に追加

また、ｎ型半導体領域２２０内の横方向の不純物濃度に関しても、中央部２２１の濃度を、ｐ型半導体領域２１０との接合面に近い側部２２２の濃度よりも高くする。 - 特許庁

A semiconductor device is formed by setting the impurity concentration of a second semiconductor region 101 in such a manner that a breakdown voltage at least in a hetero-junction region except the outer peripheral end portion of the hetero-junction diode becomes the breakdown voltage of the semiconductor device at the time when a predetermined reverse bias is applied to the hetero-junction diode comprising a first semiconductor region 100 and the second semiconductor region 101.例文帳に追加

第一の半導体領域１００と第二の半導体領域１０１とで構成されるヘテロ接合ダイオードに所定の逆バイアスが印加されたときに、少なくともヘテロ接合ダイオードの外周端部以外のヘテロ接合領域での耐圧が半導体装置の耐圧となるように、第二の半導体領域１０１の不純物濃度を設定して構成される。 - 特許庁

SEMICONDUCTOR SUBSTRATE FOR FORMING SCHOTTKY JUNCTION, SEMICONDUCTOR ELEMENT USING THE SAME, AND SCHOTTKY BATTIER DIODE例文帳に追加

ショットキー接合形成用半導体基板、それを使用した半導体素子、およびショットキーバリアダイオード - 特許庁

For this gate electrodes 7, metal is used which reacts on the semiconductor layer 3 and has Schottky junction with the conductive semiconductor layer 3.例文帳に追加

このゲート電極７は、前述の半導体層３と反応すると共に、導電性半導体層３とショットキー接合をする金属が用いられる。 - 特許庁

The junction diode 11 comprises an n-type gallium nitride-based semiconductor layer 13, and a p-type gallium nitride-based semiconductor layer 15.例文帳に追加

接合ダイオード１１は、ｎ型窒化ガリウム系半導体層１３と、ｐ型窒化ガリウム系半導体層１５とを備える。 - 特許庁

The reflective face 5-1 corresponding to the two semiconductor laser devices has a right angle with respect to the hetero junction planes of the semiconductor laser devices.例文帳に追加

この二つの半導体レーザに対応する反射面５−１は、半導体レーザのヘテロ接合面と垂直な角度を持っている。 - 特許庁

To achieve a semiconductor laser device excellent in high-speed responsiveness as to a semiconductor device capable of performing junction-up assembly.例文帳に追加

ジャンクションアップ組立を行う半導体レーザ装置において、高速応答性に優れた半導体レーザ装置を実現できるようにする。 - 特許庁

To provide a semiconductor hetero-junction film wherein a p-type and an n-type organic semiconductor materials are uniformly mixed and having a high energy conversion efficiency.例文帳に追加

ｐ型およびｎ型の有機半導体物質が均一に混合された、エネルギー変換効率の高い半導体ヘテロ接合膜を提供する。 - 特許庁

METHOD FOR POWER SEMICONDUCTOR MODULE, FABRICATION, ITS APPARATUS, POWER SEMICONDUCTOR MODULE THEREOF AND ITS JUNCTION METHOD例文帳に追加

パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法 - 特許庁

To provide a semiconductor substrate having a group III-V semiconductor layer formed in a good junction state on a silicon carbide substrate having a good thermal conductivity.例文帳に追加

熱伝導性の良好な炭化珪素基板上に、ＩＩＩ−Ｖ族半導体層を良好な接合状態で形成した半導体基板を提供する。 - 特許庁

The junction region 19 comprises an n-type III-V compound semiconductor layer 25 and a p-type III-V compound semiconductor layer 27.例文帳に追加

接合領域１９は、ｎ型III−Ｖ化合物半導体層２５およびｐ型III−Ｖ化合物半導体層２７からなる。 - 特許庁

A tunnel junction TJ is formed with the p-type III-V group compound semiconductor layer 18 and the n-type III-V group compound semiconductor 20.例文帳に追加

ｐ型III−Ｖ族化合物半導体層１８とｎ型III−Ｖ族化合物半導体層２０とによってトンネル接合ＴＪが形成されている。 - 特許庁

This magnetic RAM device is equipped with a semiconductor substrate and magnetic tunnel junction structure arranged on the semiconductor substrate.例文帳に追加

磁気ラム素子は、半導体基板及び前記半導体基板上に配置された磁気トンネル接合構造体を具備する。 - 特許庁

In the semiconductor light emitting device, this semiconductor laser element is junction-mounted on a mount member.例文帳に追加

一実施の形態に係る半導体発光装置では、この半導体レーザ素子が搭載部材にジャンクション実装されている。 - 特許庁

A p-type semiconductor region 11 is formed on one side of pn junction, and an n-type semiconductor region 12 is formed on the other side.例文帳に追加

ｐｎ接合の一方の側にはｐ型半導体領域１１が形成されており、他方の側にはｎ型半導体領域１２が形成されている。 - 特許庁

To provide a semiconductor device capable of preventing any junction leakage arising between a silicide layer and a semiconductor substrate, and to provide its manufacturing method.例文帳に追加

シリサイド層と半導体基板との間での接合リークを防止することができる半導体装置およびその製造方法を提供する。 - 特許庁

To provide a power semiconductor module using a semiconductor element adapted to be small-sized and precisely detecting deterioration of a metal junction.例文帳に追加

小型で、しかも、金属接合部の劣化を精度良く検知できる半導体素子を用いたパワー半導体モジュールを提供することにある。 - 特許庁

EVALUATION METHOD OF ALLOY JUNCTION SECTION IN PACKAGING STRUCTURE OF SEMICONDUCTOR CHIP, AND PACKAGING METHOD OF SEMICONDUCTOR CHIP USING THE SAME例文帳に追加

半導体チップの実装構造における合金接合部の評価方法およびこれを用いた半導体チップの実装方法 - 特許庁

To provide a back junction solar cell that suppresses damage exerted to a semiconductor layer and a semiconductor substrate.例文帳に追加

半導体層及び半導体基板が受けるダメージを抑制できる裏面接合型の太陽電池を提供する。 - 特許庁

A p-n junction in which a first semiconductor layer and a second semiconductor layer of respectively different conductivity types are brought into contact is formed.例文帳に追加

導電型のそれぞれ異なる第１の半導体層及び第２の半導体層とが接触したｐｎ接合を形成する。 - 特許庁

A p-type impurity is diffused in a semiconductor layer 3 to form a p-type semiconductor layer 4, resulting in forming a pn junction plane 5.例文帳に追加

次いで、Ｐ型の不純物を半導体層３に拡散することによりＰ型半導体層４を形成し、ＰＮ接合面５を形成する。 - 特許庁

To provide a semiconductor device which has a low-density impurity region made low in resistance by suppressing an increase in junction depth, and to provide a method of manufacturing the semiconductor device.例文帳に追加

接合深さが深くなるが抑制され、低抵抗化された低濃度不純物領域を備えた半導体装置とその製造方法を提供する。 - 特許庁

To provide a semiconductor device improving junction strength of a solder ball, in a BGA-type semiconductor device, and to provide a method of manufacturing the device.例文帳に追加

ＢＧＡ型半導体装置において、半田ボールの接合強度を向上させた半導体装置、及びその製造方法を提供する。 - 特許庁

A P type electrothermal conversion semiconductor 1 and an N type electrothermal conversion semiconductor 2 are bonded by electric discharge plasma junction method.例文帳に追加

Ｐ型熱電変換半導体１とＮ型熱電変換半導体２とを放電プラズマ接合法により接合した。 - 特許庁

The P-type semiconductor region and the N-type semiconductor regions of the PN junction (106) of the gate electrode are electrically insulated from each other.例文帳に追加

この際、ゲート電極のＰＮ接合部（１０６）のＰ型半導体領域とＮ型半導体領域とが電気的に絶縁されている。 - 特許庁

A PN junction is implemented at the contact portion between the P-type semiconductor film and the interconnector (N-type semiconductor).例文帳に追加

Ｐ型半導体膜とインターコネクタ（Ｎ型半導体）との接合部において、「ＰＮ接合」が実現される。 - 特許庁