「VCO 2」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The optical signal is transmitted to the base station 20 via an optical fiber 2 and an optical control VCO 22 is irradiated with the transmitted optical signal in the base station 22.例文帳に追加

この光信号は、光ファイバ２を介して基地局２０に伝送され、基地局２０では、伝送されてきた光信号を、光制御ＶＣＯ２２に照射する。 - 特許庁

The control part 13 changes the frequency of an oscillation signal of the VCO to reduce power consumption of a fluorescent lamp 2 during the power failure as compared with that in lighting it if the power failure is recovered within 250 ms (<a first period) after detecting the power failure.例文帳に追加

制御部１３は、停電検出後、停電が２５０ｍｓ（＜第１の時間）以内に復電するなら、該停電の間、蛍光ランプ２の消費電力が点灯時のそれよりも低下するように、ＶＣＯの発振信号の周波数を変更する。 - 特許庁

A tuning voltage output step 2 of the PLL circuit is connected to a base of a transistor Q1, and an emitter of the transistor Q1 is connected to a VCO 4.例文帳に追加

ＰＬＬ回路のチューニング電圧出力段２をトランジスタＱ１のベースに接続し、トランジスタＱ１のエミッタをＶＣＯ４に接続する。 - 特許庁

This video signal digital processor is provided with an analog/ digital converter 2 that quantizes the composite video signal, a digital multiplier 3, a sine wave digital data oscillator 4, a digital filter 5, a digital/analog converter 6, and a VCO 8.例文帳に追加

複合映像信号を量子化するＡ／Ｄ変換器２、ディジタル乗算器３、正弦波ディジタルデータ発振器４、ディジタルフィルタ５、Ｄ／Ａ変換器６、およびＶＣＯ８を備える。 - 特許庁

A PLL circuit 1 is provided with: a VCO 2; a feedback signal generating circuit 3 for generating a feedback signal PLL_FB resulting from applying 1/N frequency division to the frequency of the output signal PLL_OUT; a phase comparator circuit 4; a charge pump circuit 5; and an LPF 6.例文帳に追加

ＰＬＬ回路１は、ＶＣＯ２と、出力信号PLL_OUTの周波数を１/Ｎに分周した帰還信号PLL_FBを生成する帰還信号生成回路３と、位相比較回路４と、チャージポンプ回路５と、ＬＰＦ６とを備えている。 - 特許庁

A tuner IC 2 executes frequency conversion of a signal, received by the tunable antenna 1, by using a signal of a voltage-controlled oscillator (VCO) 4 so as to execute desired channel-selection.例文帳に追加

チューナＩＣ２は、チューナブルアンテナ１で受信した信号を電圧制御発信器（ＶＣＯ）４の信号を用いて周波数変換し所望の選局を行う。 - 特許庁

A secondary PLL free-running detection circuit 40 detects that the VCO 14 operates in a free-running state, and outputs secondary switching signals FD 2 for switching the secondary PLL circuit 20 to an unlocked state.例文帳に追加

２次ＰＬＬ自走検出回路４０は、ＶＣＯ１４が自走状態で動作してしていることを検出して２次ＰＬＬ回路２０をアンロック状態に切り替えるための第２切替信号ＦＤ２を出力する。 - 特許庁

A VCO 13 outputs a non-modulation oscillation signal to the setting of the SW 2 thrown to the position (b), and the signal is used for a local oscillation signal of a quadrature modulation section 6.例文帳に追加

SW２のｂ側への設定によりＶＣＯ13からは無変調の発振信号が出力され、同信号が直交変調部６の局部発振信号となる。 - 特許庁

A logic circuit 13 of a filter section 1 generates a phase forward signal PF and a phase delay signal PD from a lead signal/FU, a lag signal/PV and an output signal OUT of a VCO 2.例文帳に追加

フィルタ部１のロジック回路１３は、進み信号/PU 、遅れ信号/PV 及びＶＣＯ２の出力信号OUT から位相進み信号PF及び位相遅れ信号PDを生成する。 - 特許庁

The PLL circuit includes a signal generation circuit 1, a phase detector 2, a detection filter 3, a frequency adjustment circuit 4, a voltage controlled oscillator (VCO) 5, a frequency divider and pulse generator circuit 6, and a pulse width shaping circuit 7.例文帳に追加

ＰＬＬ回路は、信号生成回路１と、位相検波器２と、検波フィルタ３と、周波数調整回路４と、電圧制御型発振器（ＶＣＯ）５と、分周器＆パルス生成回路６と、パルス幅整形回路７とを備えている。 - 特許庁

When the frequency of a high-frequency signal D_o oscillated by a VCO 4 is switched, a phase comparator 2 is configured to hold the difference between a first phase comparison signal D_nu and a second phase comparison signal D_nd constant.例文帳に追加

ＶＣＯ４により発振される高周波信号Ｄ_ｏの周波数が切り換えられる場合、位相比較器２が第１の位相比較信号Ｄ_ｎｕと第２の位相比較信号Ｄ_ｎｄの差分を一定に保持するように構成する。 - 特許庁

Further, the MSBs of two successive output bus values of the 1st n-bit register 2 are compared and the absolute values of the 1st n-bit register 2 are compared to control the delay quantity of the VCO output according to the comparison results.例文帳に追加

また、第１のｎビットレジスタ２の２個の連続する出力バス値のＭＳＢを比較するとともに、第１のｎビットレジスタ２の２個の連続する出力バス値の絶対値を比較し、それらの比較結果に基づいてＶＣＯ出力の遅延量を制御する。 - 特許庁

By squaring two signals which are compared with each other in the APC detection circuit 2, a comparison result of the APC detection circuit 2 is not affected by phase shift, even when a phase of the input signal or a phase of a signal outputted from a VCO 6 is shifted by 180°.例文帳に追加

ＡＰＣ検波回路２において比較される二つの信号をそれぞれ２乗することで、入力信号の位相またはＶＣＯ６から出力される信号の位相が１８０°ずれた場合であってもＡＰＣ検波回路２の比較結果にその位相ずれの影響を与えない。 - 特許庁

When a second PLL circuit 2 inputs channel data 8b and a frequency of an output signal 9b is locked in a channel B, the outputs of an analog power source 5b, a digital power source 6b and a VCO power source 7b of the second PLL circuit 2 are fluctuated.例文帳に追加

また第２のＰＬＬ回路２はチャンネルデータ８ｂ入力で、出力信号９ｂの周波数がＢチャンネルでロック時、第２のＰＬＬ回路２のアナログ部電源５ｂ、デジタル部電源６ｂ、ＶＣＯ部電源７ｂの出力が変動。 - 特許庁

The VCO 2 receives the received signal and makes oscillation at a frequency of a selected channel and digital demodulation is carried out by the phase difference between the phase of the oscillation signal and the phase of the reference oscillation, then no orthogonal demodulator is required and the circuit configuration can considerably be simplified.例文帳に追加

受信信号をVCO２に入力して、選択チャネルの周波数で発振させ、その発振信号の位相と基準発振信号の位相との位相差によりデジタル復調を行うため、直交復調器が不要となり、回路構成を大幅に簡略化できる。 - 特許庁

A phase comparator 1 receiving a reference frame signal compares the phase of a synchronizing frame signal generated from the synchronizing clock signal oscillated from the VCO 5 with the phase of the reference frame signal and the result of phase comparison is given to the digital filter 2 for PLL operations.例文帳に追加

基準フレーム信号を入力し、ＶＣＯ５で発振した同期クロック信号から生成される同期フレーム信号と基準フレーム信号との位相比較を位相比較器１で行い、この位相比較の結果をデジタルフィルタ２に入力してＰＬＬ動作させる。 - 特許庁

In the voltage-controlled oscillator (VCO) for performing multi-band operation by being provided with two frequency variable means, variable capacitance elements 11ia, 12ia and 11ib, 12ib (i=1, 2 and 3) can be connected in parallel with one another in the direction where their polarities are opposite to one another and pairs of variable capacitance elements are formed.例文帳に追加

二つの周波数可変手段を具備することでマルチバンド動作を行なう電圧制御発振器（ＶＣＯ）において、可変容量素子１１ｉａと１２ｉａ及び１１ｉｂと１２ｉｂ（ｉ＝１、２、３）をそれぞれ互いに極性が逆になる向きに並列接続可能とし、可変容量素子対を形成する。 - 特許庁

An AFC(automatic frequency control) filter 4 is connected to a switch 3 which flows a phase error current to connect its output to an output side of the comparator 2 to control voltage of a VCO 5 only in an ON period when the Hin signal is inputted.例文帳に追加

ＡＦＣ用フィルタ４を接続して位相誤差電流を流すことによりＶＣＯ５の電圧制御をする位相比較器２の出力側に、Ｈｉｎ信号が入力するオンの期間のみ出力を接続するスイッチ３を備えている。 - 特許庁

A phase control section 4 detects the offset level of the color burst signal on the basis of the extracted color burst data and controls the phase of an oscillated frequency signal from the VCO 2 so as to bring a difference between the detected offset level and the extracted color burst data corresponding to the phase point of O-degree to zero.例文帳に追加

位相制御部４は前記抽出したカラーバーストデータをもとにカラーバースト信号のオフセットレベルを検出し、同検出したオフセットレベルと前記抽出した位相点０度に対応するカラーバーストデータとの差分値を０にするようにＶＣＯ２の位相を制御する。 - 特許庁

In a calibration mode of a reception error calibration circuit 13, an RF test signal generation unit 20 generates an RF test signal utilizing an oscillation output signal of the transmission Tx-VCO 22 and other circuits 23, 40, 42, 43 and supplies the RF test signal to the reception mixers 3, 4 via a switch 2.例文帳に追加

受信誤差校正回路１３による校正モードでＲＦテスト信号生成ユニット２０は、送信用Ｔｘ−ＶＣＯ２２の発振出力信号と他の回路２３、４０、４２、４３とを利用してＲＦテスト信号を生成してスイッチ２を介して受信ミキサ３、４に供給する。 - 特許庁

The on resistances of the PMOS 17 and NMOS 18, a resistance 15 and an output of a lag lead filter due to a capacitor 16 are given to a VCO (voltage controlled oscillator) 2 as a control voltage VC, and an oscillation signal FV having a prescribed response characteristic can be obtained.例文帳に追加

ＰＭＯＳ１７とＮＭＯＳ１８のオン抵抗、抵抗１５、及びキャパシタ１６によるラグリードフィルタの出力は制御電圧ＶＣとしてＶＣＯ（電圧制御発振回路）２に与えられ、所定の応答特性を有する発振信号ＦＶが得られる。 - 特許庁

A local signal outputted from a VCO 2 passes through a band- pass filter 3, its output is given to a directional coupler 4, from an output of which is given to a reception section frequency conversion means 7 and its coupling output is amplified by a power gain amplifier means 5, and is fed to a transmitter side frequency converter means 6.例文帳に追加

ＶＣＯ２より出力されたローカル信号を帯域通過フィルタ３を通じて方向性結合器４により出力側を受信部周波数変換手段７に、また結合出力側を電力利得増幅手段５により増幅して送信側周波数変換手段６に供給する。 - 特許庁

After amplifying by a power amplifier 4 the local oscillation signal oscillated trough a PLL circuit 2 ad a VCO 3, the local oscillation signal is so outputted to a branching circuit 5 as to be destined for a receiving circuit or a transmitting circuit in response to the state of a mobile telephone.例文帳に追加

ＰＬＬ回路２およびＶＣＯ３から発振された局部発振信号を、電力増幅器４で増幅して分岐回路５に出力し、携帯電話の状態に応じて局部発振信号を受信回路または送信回路に出力する。 - 特許庁

When a channel frequency is changed or when an operation is returned from an intermittent operation, a voltage and temperature detecting circuit 5 supplies a control voltage signal corresponding to a source voltage and an ambient temperature to an LPF 4 and a VCO 2 by switches 12 and 13 under the control of a control circuit 3.例文帳に追加

チャンネル周波数変更時、間欠動作からの復帰時には、電圧，温度検知回路５によって電源電圧、周囲温度に対応した制御電圧信号を制御回路３の制御によりスイッチ１２および１３を介してＬＰＦ４およびＶＣＯ２に与えられる。 - 特許庁

In an embodiment, the VCO circuit comprises a ring oscillator 1 comprising three inverters IV1-IV3 connected in a ring, and a control current generation section 2 voltage/current-converts an input control voltage Vct to generate a control current Ict, which is supplied to the ring oscillator 1 as a supply current.例文帳に追加

実施形態のＶＣＯ回路は、３個のインバータＩＶ１〜ＩＶ３をリング状に接続したリングオシレータ１を備え、制御電流生成部２が、入力された制御電圧Ｖｃｔを電圧−電流変換した制御電流Ｉｃｔを生成し、リングオシレータ１へ電源電流として供給する。 - 特許庁

The clock generator is composed of a TCXO 1 to be controlled by an AFC circuit 12, a 1st frequency divider 2, a VCO 3, a 2nd frequency divider 4, a phase comparator 5, a charge pump 6, a memory (ROM) 11, a computing section 10, a register 8 and a temperature sensing section 9.例文帳に追加

ＡＦＣ回路１２により制御されるＴＣＸＯ１と、第１分周器２、ＶＣＯ３、第２分周器４、位相比較器５、チャージポンプ６、メモリ（ＲＯＭ）１１、計算部１０、レジスタ８および温度検知部９より構成される。 - 特許庁

Here, the modulating signal is inputted to the VCO circuit 2 not directly, but through a converting circuit 6 which shifts the frequency band of the modulating signal to a frequency range higher than the cutoff frequency of a loop filter circuit 5.例文帳に追加

但し、変調信号は直接ＶＣＯ回路２に入力させるのではなく、変調信号の周波数帯域を、ループフィルター回路５のカットオフ周波数よりも高い周波数帯域にシフトさせる変換回路６を介して入力させる。 - 特許庁

When a secondary side Ir interface 20 detects a valid receiving interruption, concerning a secondary side data transmitter 2, the value of a data amount in a transmitting data buffer 26 is read by a secondary side CPU 22, a VCO 24 is controlled by a deviation from the set value and the clock of a secondary side I.430 interface 21 is matched with a primary side clock.例文帳に追加

セカンダリ側データ伝送装置２は、セカンダリ側Ｉｒインタフェース２０が有効受信割り込みを検出すると、セカンダリ側ＣＰＵ２２が送信データバッファ２６のデータ量の値を読み込み、設定値とのずれによりＶＣＯ２４を制御し、セカンダリ側Ｉ．４３０インタフェース２１のクロックをプライマリ側クロックに合わせる。 - 特許庁

A phase locked loop device is provided with a plurality of phase locked loops 1, 2 and 3, a decision circuit 10 deciding the phase locked loop whose phase is locked the most in a plurality of phase locked loops and outputting the number information and a selector 11 selecting and outputting the output signal of VCO in the phase locked loop circuit corresponding to number information.例文帳に追加

位相同期ループ装置において、複数の位相同期ループ回路１、２、３と、複数の位相同期ループ回路の内、最も位相同期が取れている位相同期ループ回路を判定して、その番号情報を出力する判定回路１０と、該番号情報と対応した位相同期ループ回路のＶＣＯの出力信号を選択して出力するセレクタ１１とを備える。 - 特許庁

Also, the position of an optical pickup 2 from a center of the disk is made detectable based on the period of an output of the VCO 10 obtained by locking the phase to a wobble signal and the period obtained by detecting an FG frequency corresponding to the rotating speed of a disk motor 3, then the reduction of the access time is attained.例文帳に追加

また、ウォブル信号に位相をロックさせて得られるＶＣＯ１０の出力の周期と、ディスクモータ３の回転速度に応じたＦＧ周波数を検出することで得られる周期とに基づいて光ピックアップ２のディスクの中心からの位置の検出を行えるようにし、アクセスタイムの短縮化を図る。 - 特許庁

A second PLL synthesizer 9 controls the frequency of local oscillated signals generated from a second VCO 10 by comparing the phase of the local oscillated signals with that of the reference-frequency signal supplied from the oscillator 2 through the first PLL synthesizer 3 after adjusting the frequency of the reference-frequency signal by dividing the frequency, and so on.例文帳に追加

第２のＰＬＬシンセサイザ９は、第１のＰＬＬシンセサイザ３を介して水晶発振器２から供給された基準周波数信号を分周して周波数を調整するなどしたのち、第２のＶＣＯ１０により生成されたローカル発振信号との間で位相を比較し、第２のＶＣＯ１０が生成するローカル発振信号の周波数を制御する。 - 特許庁

When the reference clock can be acquired, a CPU 106 predictively calculates phase error information due to the secular change characteristic of the clock frequency from the VCO 104 by each period informed from a time count means 11 in advance on the basis of the phase error information outputted from a phase comparator 2, and stores a control voltage for correcting its phase error to a self-running DA setting memory 109.例文帳に追加

基準クロックが取得出来ている時、ＣＰＵ１０６は位相比較器２より出力される位相誤差情報より、予め計時手段１１０で通知される周期毎にＶＣＯ１０４のクロック周波数の経年変化特性による位相誤差情報を予測して算出し、その位相誤差を補正する制御電圧値を自走ＤＡ設定メモリ１０９に記憶する。 - 特許庁

In the wireless communication transmitter, a mixer 11 generates a modulation signal 3 subjected to spread spectrum processing by a pseudo random code 2 and a baseband signal 1 and a VCO 12 uses the modulation signal 3 to apply frequency spread processing to a carrier signal with a prescribed frequency thereby generating and transmitting a frequency modulation signal 4.例文帳に追加

無線通信送信機では、ミキサ１１で、擬似ランダム符号２とベースバンド信号１とからスペクトラム拡散された変調信号３を生成し、ＶＣＯ１２で、変調信号３を用いて所定周波数のキャリア信号を周波数拡散することにより周波数変調信号４を生成し送信する。 - 特許庁

The PLL circuit is provided with a generating means 2 that generates reference signals, variable frequency dividers 4, 7 that frequency-divide an output signal of a voltage controlled oscillator VCO and output each feedback signal, a phase comparator 10 that compares a phase of each feedback signal with a phase of each reference signal and a variance circuit 8 that corrects a residue of N/n (N>n and N and n are integers).例文帳に追加

複数の基準信号を発生する発生手段２と、電圧制御発振器ＶＣＯの出力信号を分周し、各帰還信号を出力する複数の可変分周器４，７と、各帰還信号と各基準信号を位相比較する位相比較器１０とを備え、Ｎ／ｎ（Ｎ＞ｎで、Ｎとｎは整数）の余り部を補正する分散回路８を設ける。 - 特許庁

Data for a burst period among component video signal digital data obtained by the analog/digital converter 2 are multiplied with sine wave digital data outputted from the sine wave digital data oscillator 4, the digital filter 5 suppresses an unnecessary high frequency component from the result of the multiplication, and the oscillated clock frequency of the VCO 8 is controlled by using the result.例文帳に追加

Ａ／Ｄ変換器２で得られる複合映像信号ディジタルデータのうちバースト期間のデータと正弦波ディジタルデータ発振器４の出力する正弦波ディジタルデータとを乗算し、その乗算結果からディジタルフィルタ５で不要な高周波成分を抑圧し、その結果を用いてＶＣＯ８の発振クロック周波数を制御する。 - 特許庁