「amplifying gate」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A high-frequency pulse of frequency 13.56 MHz is applied to the gate of a switching element Q1 in the class-E amplifying circuit 7.例文帳に追加

Ｅ級増幅回路７のスイッチング素子Ｑ１のゲートには、１３．５６ＭＨｚの高周波パルスが印加される。 - 特許庁

The gate driving device includes: NPN and PNP transistors for amplifying a gate current; and a turn-on gate resistor and a turn-off gate resistor for protecting diodes between bases and emitters of the transistors, base resistors and switch elements of the transistors.例文帳に追加

ゲート駆動装置において、ゲート電流を増幅するＮＰＮおよびＰＮＰトランジスタと、各々のベース−エミッタ間の保護ダイオードおよび各々のベース抵抗とスイッチ素子のターンオン用ゲート抵抗、およびターンオフ用ゲート抵抗とを備えた。 - 特許庁

To prevent an erroneous roll call caused by a voltage change with switching, in a gate driving device for a switch element that does not include an inverse bias power source of a gate voltage but includes a buffer transistor for amplifying a gate current and includes a voltage-driven gate terminal for switching turn-on/turn-off gate resistance.例文帳に追加

ゲート電圧の逆バイアス電源を持たず、ゲート電流を増幅するバッファトランジスタを持ち、およびターンオン・ターンオフ時のゲート抵抗を切り替える電圧駆動型のゲート端子を持つスイッチ素子のゲート駆動装置において、スイッチングに伴う電圧変化による誤点呼を防止できるようにする。 - 特許庁

Further conforming the thickness of the gate oxide film of the MOS capacitor to that of the amplifying transistor reduces the chip size.例文帳に追加

また、ＭＯＳ容量のゲート酸化膜を増幅トランジスタの厚みと同一にすることによるチップサイズ縮小も実現できる。 - 特許庁

A select transistor 124 and the amplifying transistor 126 are longitudinally connected between a vertical signal line 112, and the driving power source and the gate of the amplifying transistor 126 are connected to the FD part 116.例文帳に追加

また、選択トランジスタ１２４と増幅トランジスタ１２６は、垂直信号線１１２と駆動電源との間に縦に接続され、増幅トランジスタ１２６のゲートがＦＤ部１１６が接続されている。 - 特許庁

To provide an amplifying circuit of a microwave signal capable of setting gate bias voltage near ground potential, preventing changes in the gate bias voltage even when FET amplifying elements are operated near a saturation region, and preventing lowering of output voltage.例文帳に追加

グランド電位の近くにゲートバイアス電圧を設定することができ、ＦＥＴ増幅素子を飽和領域近くで動作させた場合でも、ゲートバイアス電圧の変化を抑え、その出力電圧の低下を抑制することができるマイクロ波信号の増幅回路を提案する。 - 特許庁

On the basis of an instruction command from a personal computer terminal 28 connected to the control part 27, the gate voltage value of the first amplifying element 2 and the gate voltage value of the second amplifying element 5 inputted to the control part 27 are displayed on the screen of the personal computer terminal 28.例文帳に追加

制御部２７に接続されているパソコン端末２８からの命令コマンドに基づき、制御部２７に入力された第１の増幅素子２のゲート電圧値及び第２の増幅素子５のゲート電圧値がパソコン端末２８の画面上に表示される。 - 特許庁

The gate bias control circuit 119 controls a gate voltage applied to the RF amplifying GaN device 118 in accordance with the output signal detected by the Idq detection circuit 112.例文帳に追加

ゲートバイアス制御回路１１９は、Ｉdq検出回路１１２により検出された出力信号に応じて、ＲＦ増幅用ＧａＮデバイス１１８に印加するゲート電圧を制御する。 - 特許庁

To provide an optical amplifier for coping with both of control of optical amplifying and update of FPGA (field programmable gate array) without increasing the number of FPGA.例文帳に追加

ＦＰＧＡの数を増やすことなく、光増幅の制御とＦＰＧＡのアップデートを両立するための光増幅装置を提供する。 - 特許庁

At least a part of the film thickness of the gate oxide film of the transistor with a voltage applied between a gate-source and a gate-drain in the logic circuit, a transistor in a shift register, and an analog circuit limited to not more than the power source voltage is set to identical to the thickness of the gate oxide film of the amplifying transistor of the pixel.例文帳に追加

論理回路、シフトレジスタ中のトランジスタ、アナログ回路中でゲートソースおよびゲートドレイン間に印加される電圧が電源電圧以下に限定されるトランジスタの少なくとも一部のゲート酸化膜厚を、画素の増幅トランジスタのゲート酸化膜厚と同一にする。 - 特許庁

A threshold voltage VT is generated by a feedback amplifying circuit composed of a differential type comparing part 30 and an amplifying part 40, based on a reference voltage VR, to be fed to a gate of a PMOS 12 in an input part 10.例文帳に追加

差動型の比較部３０と増幅部４０で構成される帰還増幅回路により、基準電圧ＶＲに基づいて閾値電圧ＶＴが生成され、入力部１０のＰＭＯＳ１２のゲートに与えられる。 - 特許庁

To provide a low-cost, a small-loss, and a high-speed optical amplifying gate circuit, and an optical gated switch and wavelength selection filter which use it.例文帳に追加

低コスト、低損失で高速の光増幅型ゲート回路及びそれを用いた光ゲート型スイッチ並びに波長選択フィルタを提供する。 - 特許庁

This light emitting device includes the electron emitting source 5, a gate electrode 4, the anode electrode 7, the phosphor 6, and an amplifying electrode layer 12.例文帳に追加

本発明の発光装置は、電子放出源５、ゲート電極４、アノード電極７、蛍光体６及び増幅電極層１２を具備する。 - 特許庁

A gate signal VG1 is generated by a PWM pulse generating unit 203 in accordance with the command value i*, and a gate signal vG2 obtained by amplifying the signal vG1 by an amplifier 21 controls respective switching devices in the inverter 10.例文帳に追加

指令値ｉ^*によりＰＷＭパルス発生部２０３でゲート信号ｖ__G1が生成され、増幅器２１で信号増幅されたゲート信号ｖ_G2がインバータ１０内の各スイッチング素子を制御する。 - 特許庁

The floating spreading layer unit 103 included in the photosensible cell is connected to a gate of not the amplifying transistor included in this cell but of an amplifying transistor 104 included in a photosensible cell neighboring with this photosensible cell in the direction of columns.例文帳に追加

感光セルに含まれるフローティング拡散層部１０３は、当該セルに含まれる増幅トランジスタ１０４ではなく、当該感光セルと列方向に隣接する感光セル含まれる増幅トランジスタ１０４のゲートに接続される。 - 特許庁

A means 19 for generating a control signal generates a signal for controlling the drain voltage of the means 16 for amplifying power, and a signal for controlling the gate voltage of the means 16 for amplifying power.例文帳に追加

制御信号生成手段１９は、電力増幅手段１６のドレイン電圧を制御するためのドレイン電圧制御信号及び電力増幅手段１６のゲート電圧を制御するためのゲート電圧制御信号を生成する。 - 特許庁

The input impedance of the high frequency amplifying circuit 4 changes with the change and capacitance between a gate and a source increases/ decreases in a MOSFET.例文帳に追加

この変化に伴って高周波増幅回路４の入力インピーダンスが変化し、ＭＯＳＦＥＴなどではゲート・ソース間の容量値が増減する。 - 特許庁

The amplifying elements RT1 to RT3 turn ON or OFF depending on the charging condition of the gate electrode by the ON or OFF condition of the selected storage element.例文帳に追加

この増幅素子ＲＴ１〜ＲＴ３は、選択された記憶素子のオンまたはオフによるゲート電極の充電の有無に応じてオンまたはオフする。 - 特許庁

To provide an imaging element that can drastically reduce the effective gate capacity of an amplifying transistor without changing the gate area thereof, and greatly reduce the total parasitic capacity, and a camera system.例文帳に追加

アンプトランジスタの実効的なゲート容量を、そのゲート面積を変えることなく抜本的に削減することが可能で、総合的な寄生容量を大幅に削減することが可能な撮像素子およびカメラシステムを提供する。 - 特許庁

The clip circuit 112 is provided with: an amplifying circuit for amplifying a signal, based on the potential of the vertical output line V_1; and a MOS transistor 117 for limiting a potential of the vertical output line V_1 based on a potential difference between a gate and a source, and controls a potential of a gate of the MOS transistor 117 by the amplifier circuit.例文帳に追加

クリップ回路１１２は、垂直出力線Ｖ_１の電位に基づく信号を増幅する増幅回路と、ゲートとソースとの電位差に基づいて垂直出力線Ｖ_１の電位を制限するＭＯＳトランジスタ１１７と、を備え、前記増幅回路によりＭＯＳトランジスタ１１７のゲートの電位を制御する。 - 特許庁

Since the resistor 7 functions as a DC feedback element, when an amplifying operation of the FET 2 is controlled by controlling the gate voltage of the FET 6, changes in the temperature in the amplifying operation is compensated, and a stable amplifier can be realized.例文帳に追加

第２のＦＥＴ６のゲート電圧制御により、第１のＦＥＴ２の増幅動作を制御するとき、抵抗７は直流帰還素子として機能するので、増幅動作における温度変化を補償し、安定した増幅器を実現することができる。 - 特許庁

The transfer structure comprises a first transfer gate (TR1) adjacent to the photodiode, a second transfer gate (TR2) adjacent to the storage node, and an electron-multiplication amplifying structure (AMP) located between the first and second transfer gates.例文帳に追加

転送構造は、フォトダイオードに隣接する第１の転送ゲート（ＴＲ１）、蓄積ノードに隣接する第２の転送ゲート（ＴＲ２）、および第１と第２の転送ゲートの間に位置する電子増倍増幅構造（ＡＭＰ）を含んでいる。 - 特許庁

Read-out data is obtained by amplifying voltage drop caused at one side of the pair of global input/output lines owing to conduction of the read-gate transistor by a main read-amplifier 130.例文帳に追加

リードゲートトランジスタの導通によりグローバル入出力線対の一方に生じた電圧降下をメインリードアンプ１３０で増幅することにより読出データが得られる。 - 特許庁

The number of units for executing an amplifying operation by supplying bias voltage V1 or ground voltage to the gate of the MOS transistor M2 in each unit 12 is changed to control the gain.例文帳に追加

各ユニット１２のＭＯＳトランジスタＭ２のゲートにバイアス電圧Ｖ１または接地電圧を供給して増幅動作を行うユニット数を変化させ利得を制御する。 - 特許庁

The one end of a capacitor element 26 is connected to the gate electrode of an amplifying transistor 24, and a prescribed voltage or concretely, pulse signals PL whose ground level becomes active are applied to the other end of the capacitor element 26 to turn off the amplifying transistor 24 or put in a deep accumulation state, so that the 1/f noises of the amplifying transistor 24 can be reduced.例文帳に追加

増幅トランジスタ２４のゲート電極に容量素子２６の一端を接続し、当該容量素子２６の他端に所定の電圧、具体的には接地レベルがアクティブとなるパルス信号ＰＬを印加することで、増幅トランジスタ２４をオフ状態あるいは深いアキュミュレーション状態とし、増幅トランジスタ２４の１／ｆノイズを低減する。 - 特許庁

To vary an exposure time of a solid-state image sensing device that discharges electric charge accumulated under a ring-shaped gate electrode to a substrate with a low voltage, actualizes a batch shutter, and includes an amplifying element with the ring-shaped gate electrode at a pixel.例文帳に追加

低い電圧でリング状ゲート電極下に蓄積された電荷を基板に排出し得、かつ、一括シャッタも実現し、また、画素にリング状のゲート電極を持つ増幅素子を備えた固体撮像素子において露光時間を可変可能とする。 - 特許庁

To suppress a change of a gate-source capacity of an NMOS transistor for signal amplifying included in a power amplifier, and to provide the power amplifier whose adjacent channel leakage ratio (ACPR) has been improved.例文帳に追加

パワーアンプに含まれる信号増幅用のＮＭＯＳトランジスタのゲート・ソース間容量の変化を抑制し、隣接チャネル漏洩比率（ＡＣＰＲ）が改善されたパワーアンプを提供する。 - 特許庁

A power amplification device 100 comprises: an RF amplifying GaN device 118; a monitoring GaN device 106; an Idq detection circuit 112; and a gate bias control (GBC) circuit 119.例文帳に追加

電力増幅装置１００は、ＲＦ増幅用ＧａＮデバイス１１８と、モニタ用ＧａＮデバイス１０６と、Ｉdq検出回路１１２と、ゲートバイアス制御（ＧＢＣ）回路１１９とを有する。 - 特許庁

The terminal circuit has a grounded-gate transistor in which a load impedance circuit is connected to a drain and the input terminal is connected to a source, and the source and the drain of the grounded-gate are connected to the input of the amplifying unit through first and second capacity elements.例文帳に追加

この終端回路は，ドレインに負荷インピーダンス回路が接続されソースに入力端子が接続されたゲート接地トランジスタを有し，ゲート接地トランジスタのソースとドレインとがそれぞれ第１，第２の容量素子を介して増幅ユニットの入力に結合されている。 - 特許庁

The solid-state imaging apparatus is characterized in that a reset gate voltage VresH to be applied to a gate of a reset MOS transistor is lower than a power supply voltage SVDD to which drains of an amplifying MOS transistor and the reset MOS transistor are connected.例文帳に追加

本発明に係る固体撮像装置は、リセットＭＯＳトランジスタのゲートに印加されるリセットゲート電圧ＶｒｅｓＨが、増幅ＭＯＳトランジスタ及びリセットＭＯＳトランジスタのドレインが接続された電源電圧ＳＶＤＤより低いことを特徴とする。 - 特許庁

To provide a power amplifier capable of setting a gate voltage to an operating point even without an operator performing adjustment for setting the gate voltage to the operating point of an FET in amplifying an input power signal by a class B amplifier or a class AB amplifier.例文帳に追加

入力電力信号をＢ級またはＡＢ級アンプにより増幅させる場合、ＦＥＴの動作点にゲート電圧を設定するための調整を作業者が行わなくても、ゲート電圧を動作点に設定可能な電力増幅器を提供する。 - 特許庁

To provide a semiconductor integrated circuit device for securing a desired transistor characteristic (gm, etc.) and achieving class AD bias for a transistor, such as a gate DC-biased amplifying circuit.例文帳に追加

ゲートＤＣバイアスされた増幅回路などのトランジスタに対して、所望のトランジスタ特性(ｇｍなど)を確保し、かつＡＢ級のバイアスを実現できる半導体集積回路装置を提供することである。 - 特許庁

A switched capacitor SWC1 comprising a capacitor C3 and a switch element SW1 is interposed between the gate terminal of a transistor M1 comprising an NMOSFET as an amplifying element, and a ground potential.例文帳に追加

容量素子Ｃ３とスイッチ素子ＳＷ１とからなるスイッチトキャパシタＳＷＣ１は、増幅素子としてのＮＭＯＳＦＥＴからなるトランジスタＭ１のゲート端子と接地電位との間に介在している。 - 特許庁

After the output of the peak detecting circuit 4 is amplified by the amplifying circuit 5, the input synchronization signal is input to the CMOS logic gate 6 to waveform-shape the source voltage of the CMOS logic gate 6 based upon a threshold which is close to the center voltage of the amplitude of the input synchronization signal.例文帳に追加

ピーク検出回路４の出力を増幅回路５により増幅後、前記入力同期信号をＣＭＯＳ論理ゲート６に入力することにより、ＣＭＯＳ論理ゲート６の電源電圧を前記入力同期信号の振幅の中心電圧付近を閾値として波形整形を行う。 - 特許庁

The optical pulse laser apparatus has the semiconductor laser 1 which generates pulsed light, an electric signal converting means 4 for converting part of the pulsed light from the semiconductor laser into an electric signal, an optical gate 6 which thins out the pulsed light from the semiconductor laser at a constant interval based upon the electric signal from the electric signal conversion means, and an optical amplifying means 7 for amplifying pulsed light passed through the optical gate.例文帳に追加

パルス光を発生する半導体レーザー１と、該半導体レーザーからのパルス光の一部を電気信号に変換する電気信号変換手段４と、該電気信号変換手段からの該電気信号に基づき、該半導体レーザーからのパルス光を一定間隔で間引く光ゲート６と、該光ゲートを通過したパルス光を増幅する光増幅手段７を有することを特徴とする光パルスレーザー装置である。 - 特許庁

This MOS-type solid-state image pickup device is produced by forming an amplifying transistor with an embedding channel-type and first conductivity-type MOS transistor and by forming a gate electrode 26 with a second conductivity-type polysilicon.例文帳に追加

ＭＯＳ型の固体撮像装置において、増幅トランジスタを埋込みチャネル型且つ第１導電型のＭＯＳトランジスタで形成し、ゲート電極２６を第２導電型のポリシリコンで形成した構成とする。 - 特許庁

A pulse voltage available at a source electrode of Q1 switched is applied to a drain electrode as a driving voltage for a high frequency power FET Q2 for amplifying a high frequency signal supplied to a gate electrode.例文帳に追加

Ｑ１のスイッチングによりソース電極に得られるパルス電圧を、ゲート電極に供給される高周波信号を増幅する高周波電力ＦＥＴＱ２の駆動電圧としてドレイン電極に印加する。 - 特許庁

The antireflection coating is formed at PN junction with a photodiode and in a CMOS process for assembly/manufacture of a CMOS device for amplifying a photodetector signal, with a polysilicon gate layer used as an etching stop here.例文帳に追加

反射防止コーティングをフォトダイオードでのＰＮ接合と光検出器信号を増幅するためのＣＭＯＳ装置を組立製造するためのＣＭＯＳ工程で形成し、ここでポリシリコンゲート層をエッチイングストップとして用いる。 - 特許庁

A drain of the D-type Nch MOS transistor DNT1 is connected to a drain of an E-type Nch MOS transistor NT1 of a first stage amplifying circuit 1, and a gate is connected to a low potential side power (ground electric potential) VSS.例文帳に追加

Ｄ型Ｎｃｈ ＭＯＳトランジスタＤＮＴ１は、ドレインが１段目の増幅回路１のＥ型Ｎｃｈ ＭＯＳトランジスタＮＴ１のドレインに接続され、ゲートが低電位側電源（接地電位）ＶＳＳに接続される。 - 特許庁

Each photosensitive cell has a photodiode 101, a transfer gate 102, a floating diffusion layer 103, an amplifying transistor 104, and a restting transistor 105 formed in a active region 100 surrounded by an element separating region.例文帳に追加

各感光セルでは、フォトダイオード１０１と、転送ゲート１０２と、フローティング拡散層部１０３と、増幅トランジスタ１０４と、リセットトランジスタ１０５とが、素子分離領域に囲まれた一つの活性領域１００内に形成される。 - 特許庁

For lower noise, the low-noise amplifying circuit 11 is provided with a matching circuit MC1 for high frequency, a coil L1, and a bias part (a part for applying a bias voltage Bias1 to the gate of the NMOS transistor M1 through a resistance R11).例文帳に追加

低雑音増幅回路１１は低雑音を実現すべく、高周波用の整合回路ＭＣ１、コイルＬ１、及びバイアス部（抵抗Ｒ１１を介してバイアス電圧Ｂias１をＮＭＯＳトランジスタＭ１のゲートに付与する部分）を設けている。 - 特許庁

Each of photosensible cells is formed with, inside one active region 100 surrounded with a device separation area, a photo-diode 101, a transfer gate 102, a floating spreading layer unit 103, an amplifying transistor 104 and a reset transistor 105.例文帳に追加

各感光セルでは、フォトダイオード１０１と、転送ゲート１０２と、フローティング拡散層部１０３と、増幅トランジスタ１０４と、リセットトランジスタ１０５とが、素子分離領域に囲まれた一つの活性領域１００内に形成される。 - 特許庁

Therefore, by connecting the voltage variation of the source and the voltage variation of the reverse phase of the drain to the amplifying unit with the first and the second capacity elements, an influence of the thermal noise of the grounded-gate transistor can be controlled or removed.例文帳に追加

よって，ソースの電圧変動とドレインの逆相の電圧変動とを第１，第２の容量素子で増幅ユニットに結合することで，ゲート接地トランジスタの熱雑音の影響を抑制または除去することができる。 - 特許庁

To provide a power amplifier and an MMIC therewith which can suppress a rapid drop in drain current just after a transition of power applied to a gate of an amplifying transistor from a high level to a low level.例文帳に追加

本発明は、増幅用トランジスタのゲートに印加される電力が高電力から低電力に遷移した直後のドレイン電流の急減を抑制できる電力増幅器とそれを用いたＭＭＩＣを提供することを目的とする。 - 特許庁

To solve the problem that a triple oxide process is required, thus resulting in cost-process increase, in the case of incorporating a logic circuit such as a timing generator and reducing the voltage in a solid-state imaging element with a gate oxide film thickness of an amplifying transistor of a pixel thinned.例文帳に追加

画素の増幅トランジスタのゲート酸化膜厚を薄膜化した固体撮像素子において、タイミングジェネレータ等の論理回路などを内蔵しかつ低電圧化する場合、トリプルオキサイドプロセスが必要となり、プロセスコストが上昇する。 - 特許庁