「avalanche resistance」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The trenches 3 and 4 are alternately provided, so that a current flowing when an avalanche occurs can be set uniform in distribution, and the protective diode can be reduced in electrical resistance and also improved in ESD resistance at the same time.例文帳に追加

また、トレンチ３とトレンチ４を交互に形成することで、アバランシェ時に流れる電流の分布を均一にすることができて、保護ダイオードの抵抗の低減と相まってＥＳＤ耐量を向上できる。 - 特許庁

A p-base area 3 and an n^+ source area 4 like a stripe are formed not only under a source electrode 11 but also under a gate pad electrode 12 to extend an active area, thereby reducing ON-state resistance and improving avalanche resistance and inverse recovery resistance.例文帳に追加

ソース電極１１下だけでなくゲートパッド用電極１２下にもストライプ状のｐベース領域３およびｎ^+ ソース領域４を形成して、活性領域を広げて、オン抵抗の低減と、アバランシェ耐量および逆回復耐量の向上を図る。 - 特許庁

To provide a semiconductor device capable of improving avalanche resistance when a part of a selectively formed emitter region is in contact with an emitter electrode, and a manufacturing method of the semiconductor device.例文帳に追加

選択的に形成されるエミッタ領域の一部がエミッタ電極と接する場合において、アバランシェ耐量を高めることが可能な半導体装置及びその半導体装置の製造方法を提供することを目的とする。 - 特許庁

To obtain a nitride semiconductor device having a high avalanche energy resistance while limiting increase in number of components and occupation area resulting from external attachment of a diode.例文帳に追加

ダイオードの外付けによる部品点数の増加及び占有面積の増大を抑えた、高いアバランシュエネルギー耐量を有する窒化物半導体装置を実現できるようにする。 - 特許庁

To improve the avalanche resistance in the semiconductor device wherein semiconductor elements having a trench-gate structure are provided on a semiconductor substrate having a super-junction structure.例文帳に追加

スーパージャンクション構造を備えた半導体基板にトレンチゲート構造の半導体素子を設けた半導体装置において、アバランシェ耐量を向上する。 - 特許庁

To provide a semiconductor device for improving avalanche resistance when gate wiring is formed so that an active cell region can be surrounded with the gate wiring where a plurality of semiconductor elements are arranged in parallel.例文帳に追加

複数の半導体素子が並列に形成されるアクティブセル領域を囲むようにゲート配線が形成される場合において、アバランシェ耐量を向上させることが可能な半導体装置を提供することを目的とする。 - 特許庁

To provide a semiconductor device which is constructed by connecting an SBD (Schottky barrier diode) and a ZD (constant voltage diode) for protection in parallel, and which has a large avalanche resistance and has a short Trr and a low Vf.例文帳に追加

ＳＢＤ（ショットキー・バリア・ダイオード）と保護用ＺＤ（定電圧ダイオード）を並列に接続したアバランシェ耐量の大きい半導体装置において、短いＴrr、低いＶfを有した半導体装置を提供する。 - 特許庁

To provide a semiconductor device having a diode element structure that, while the reverse recovery characteristics of a diode element are maintained, the avalanche breakdown voltage and contact resistance of the diode element are modified.例文帳に追加

逆回復特性を維持しつつ、アバランシェ耐圧および接触抵抗を改善したダイオード素子構造を有する半導体装置を提供することを目的とする。 - 特許庁

To provide a semiconductor device in a trench gate structure using a super junction structure maintaining an avalanche resistance and reliability in a gate insulating film.例文帳に追加

アバランシェ耐量やゲート絶縁膜の信頼性を維持したスーパージャンクション構造を用いたトレンチゲート構造の半導体装置を提供すること。 - 特許庁

To enhance avalanche breakdown strength of a super-junction semiconductor device in which parallel pn layers are structured and tradeoff relation between breakdown voltage and ON resistance is remarkably improved.例文帳に追加

並列ｐｎ層を有し、耐圧とオン抵抗とのトレードオフ関係を大幅に改善する超接合半導体素子において、アバランシェ耐量の向上を図る。 - 特許庁

To provide a semiconductor device capable of improving avalanche resistance without increasing a collector voltage when MOSFET operation switches to IGBT operation.例文帳に追加

ＭＯＳＦＥＴ動作からＩＧＢＴ動作に切り替わるときのコレクタ電圧を上昇させずに、アバランシェ耐量を向上させる半導体装置を提供する。 - 特許庁

Since an avalanche yield current flows mainly through the low-resistance layer 2, the potential unevenness in the semiconductor layer 3 is reduced, and the injecting amounts of the change into cells becomes equal to each other.例文帳に追加

アバランシェ降伏電流は主に低抵抗層２を介して流れるため、半導体層３の電位ムラが低減され、電荷注入量がセル間で均一化する。 - 特許庁

To provide a semiconductor device having an ESD protection element capable of decreasing the operating resistance by making the avalanche voltage of a pn diode lower than that of an element to be protected (MOSFET).例文帳に追加

被保護素子（ＭＯＳＦＥＴ）のアバランシェ電圧より低くして、動作抵抗を小さくできるＥＳＤ保護素子を有する半導体装置を提供すること。 - 特許庁

To provide a nitride compound semiconductor element in which heat dissipation nature is good, a manufacturing cost can be inhibited, and which has a high avalanche resistance by a high breakdown voltage.例文帳に追加

放熱性が良好で、且つ、製造コストを抑制することができるとともに、高耐圧で高アバランシェ耐量を有する窒素化合物半導体素子を提供する。 - 特許庁

To provide a wide-band gap semiconductor device that is made compact, has low ON-resistance and low loss characteristics, and has large turn-on avalanche breakdown strength by relaxing electric field concentration to a gate insulating film to suppress a decrease in breakdown voltage.例文帳に追加

小型化すると共に、低オン抵抗、低損失特性を有し、ゲート絶縁膜にかかる電界集中を緩和して耐圧低下を抑制し、ターンオフ時のアバランシェ破壊耐量が大きいワイドバンドギャップ半導体装置の提供。 - 特許庁

To provide a GaN-based semiconductor device that is reducible in element size by decreasing bonding pads and improved in resistance by preventing avalanche destruction, and to provide a method of manufacturing the same.例文帳に追加

ボンディングパッドを減らして、素子サイズの小型化を可能にし、かつ、アバランシェ破壊を抑制して信頼性の向上を図ったＧａＮ系半導体装置及びその製造方法を提供する。 - 特許庁

To provide a high breakdown strength semiconductor device having a guard ring structure in which avalanche resistance is derived to the maximum by setting a reach of a depletion layer.例文帳に追加

ガードリング構造を備えた半導体装置において、空乏層の到達度の設定によってアバランシェ耐量が最大限引き出された高耐圧の半導体装置を提供する - 特許庁

To provide a vertical trench embedded MOSFET which has a stripe trench structure which can assure avalanche resistance without deteriorating performance.例文帳に追加

性能を低下させることなく、アバランシェ耐量を確保することが可能なストライプトレンチ構造を有する、トレンチ埋め込み縦型ＭＯＳＦＥＴを提供する。 - 特許庁

To enhance breakdown voltage and avalanche resistance by preventing concentration of avalanche current to a corner of the channel region of cell structure of an FET having a square second conductivity channel region in the surface layer of a first conductivity semiconductor substrate, a heavily doped well region in the central part thereof, a first conductivity source region in the surface layer, and an MOS structure on the surface.例文帳に追加

第一導電型の半導体基板の表面層に、方形の第二導電型チャネル領域、その中央部に高不純物濃度のウェル領域、表面層に第一導電型ソース領域、さらに表面上のＭＯＳ構造を備えたＦＥＴのセル構造のチャネル領域の角部へのアバランシェ電流の集中を防ぎ、耐圧、アバランシェ耐量を向上させる。 - 特許庁

In the photodetector composed of an avalanche photodiode (APD), having embedded mesa type structure, an embedded layer around a first mesa 109 formed on a substrate 101, is constituted with a first embedded layer 110a of low resistance and a second embedded layer 110b of a high resistance.例文帳に追加

埋込みメサ型構造を有するアバランシェフォトダイオード（ＡＰＤ）からなる受光素子は、基板１０１上に形成された第１メサ１０９の周囲の埋込み層が低抵抗の第１埋込み層１１０ａとその上部に形成された高抵抗の第２埋込み層１１０ｂとで構成されている。 - 特許庁

The photo-detector composed of an avalanche photodiode (APD) having an embedded mesa structure is composed of a first embedded layer 110a wherein an embedded layer around a first mesa 109 formed on a substrate 101 is low resistance, and a second embedded layer 110b of high resistance formed on an upper part of the first embedded layer.例文帳に追加

埋込みメサ型構造を有するアバランシェフォトダイオード（ＡＰＤ）からなる受光素子は、基板１０１上に形成された第１メサ１０９の周囲の埋込み層が低抵抗の第１埋込み層１１０ａとその上部に形成された高抵抗の第２埋込み層１１０ｂとで構成されている。 - 特許庁

To optimize the ratio of maximum electric field strength at the time of an avalanche to the average electric field of a strong electric field area and the gradient of impurity concentration around the strong electric field area in order to reduce the operation resistance of an electrostatic protection diode, and to prevent the destruction of a semiconductor element due to negative resistance.例文帳に追加

静電気保護ダイオードの動作抵抗を低減すると共に負性抵抗による半導体素子の破壊を防止するため、アバランシェ時の最大電界強度と強電界領域の平均電界の比率や強電界領域周辺の不純物濃度勾配を最適化する。 - 特許庁

To provide a high-breakdown voltage vertical MOSFET with high channel density, capable of suppressing generation of an abnormal operation such as waveform ringing or an oscillating phenomenon without deteriorating on-resistance and switching performance, which raises avalanche resistance, and by which device destruction is hard to be generated.例文帳に追加

チャネル密度の高い、高耐圧の縦型ＭＯＳＦＥＴで、オン抵抗とスイッチング性能を低下させずに、波形リンギングや発振現象などの異常動作の発生を抑制することができ、アバランシェ耐量を向上させ、デバイス破壊の起き難い高耐圧縦型ＭＯＳＦＥＴを提供すること。 - 特許庁

To provide a semiconductor device capable of preventing a switching element from being broken owing to yielding when an overvoltage is applied even when a temperature of a junction or channel of the switching element having a small margin of avalanche resistance rises.例文帳に追加

アバランシェ耐量のマージンが小さいスイッチング素子のジャンクション又はチャネルの温度が上昇した場合であっても、過電圧を印加されたときの降伏によってスイッチング素子が破壊されるのを防止することが可能な半導体装置を提供する。 - 特許庁

To provide a technology of simultaneously achieving improvement of recovery characteristic of a reflux diode and sure maintenance of avalanche resistance of MOSFET (Metal Oxide Semiconductor Field Effect Transistor) in a semiconductor device with the MOSFET and SBD (Schottky Barrier Diode) in reverse parallel with the MOSFET formed on the same semiconductor substrate.例文帳に追加

ＭＯＳＦＥＴと、ＭＯＳＦＥＴと逆並列となるＳＢＤとが同一半導体基板に形成された半導体装置において、還流ダイオードのリカバリ特性の改善と、ＭＯＳＦＥＴのアバランシェ耐量の確保との両立が可能な技術を提供する。 - 特許庁

Thus, when an avalanche current flows from a breakdown spot on the curved part B1 by turning round the high resistance non-diffused corner region 16, a voltage drop occurs along the curved part B1 to move the breakdown spot to the linear part B2.例文帳に追加

このため、曲線部Ｂ１上の降伏箇所から、アバランシェ電流が、高抵抗の非拡散コーナー領域１６を回り込んで流れると、曲線部Ｂ１に沿って電圧降下が生じることにより、降伏箇所を直線部Ｂ２へ移動させることができる。 - 特許庁

To improve avalanche resistance in a super junction semiconductor device having such a parallel pn structure that a drift layer is formed by bonding alternately and repeatedly a drift area formed of an n-type semiconductor area with higher impurity concentration and a partitioning area formed of a p-type semiconductor area.例文帳に追加

ドリフト層を、不純物濃度を高めたｎ型半導体領域よりなるドリフト領域とｐ型半導体領域よりなる仕切領域とを交互に繰り返し接合した構成の並列ｐｎ構造とした超接合半導体素子において、アバランシェ耐量を向上させること。 - 特許庁

To solve the problem that the body region of a MOSFET is formed through oblique ion implantation from one direction, and the body region after diffusion is not homogeneously formed, and an avalanche resistance is weak, and the variations increase, because a low concentration region (laterally asymmetric in the sectional structure) is formed partially.例文帳に追加

ＭＯＳＦＥＴのボディ領域は、一方向からの斜めイオン注入により形成しており、拡散後のボディ領域が均一に形成されず、部分的に（断面構造において左右非対称となる）低濃度領域が形成されてしまう。 - 特許庁

The device is provided with structures 13 which become resistance components when avalanche current flows in a sub-area if an area where current density is uniform is set to be a main area, and an area where it is not uniform to be the sub-area at the time of forward conduction along pn junction.例文帳に追加

ｐｎ接合に沿って順方向通電の際に、電流密度が均等な領域をメインエリアとし、不均等な領域をサブエリアとした場合に、サブエリア内にアバランシェ電流が流れた際に抵抗成分となる構造１３を設ける。 - 特許庁

Hereby, as compared with the case of setting the magnitude of external resistance to 9 Ω or over, it can generate dynamic avalanche phenomena more at turn-off of the IGBT, consequently it can reduce the turn-off loss more than conventional one while suppressing the rise of off-surge voltage.例文帳に追加

これにより、外部抵抗の大きさを９Ω以上に設定する場合と比較して、ＩＧＢＴのターンオフ時において、ダイナミックアバランシェ現象を多く発生させることができ、その結果、オフサージ電圧の上昇を抑制しつつ、従来よりもターンオフ損失を低減させることができる。 - 特許庁

In the MISFET type semiconductor device in which an n-type semiconductor pillar region and a p-type semiconductor pillar region are provided over a semiconductor substrate, generation of avalanche breakdown under an electrode pad and a gate wiring can be prevented by forming these gate electrode pad and gate wiring on the n^--type region in place of the semiconductor pillar region, and thereby the avalanche resistance voltage of the semiconductor device is improved.例文帳に追加

半導体基板上にｎ型半導体ピラー領域とｐ型半導体ピラー領域とが設けられたＭＩＳＦＥＴ型の半導体装置において、ゲート電極パッドやゲート配線を半導体ピラー領域の上に形成せず、ｎ^−型領域の上に形成することにより、これら電極パッドやゲート配線の下でアバランシェ・ブレークダウンが発生することを解消し、半導体装置のアバランシェ耐圧を改善できる。 - 特許庁

To provide a bidirectional high breakdown voltage planar semiconductor device having a high avalanche resistance in which forward breakdown voltage is stabilized with higher reliability, a new reverse breakdown voltage structure is contrived, and occurrence of breakdown due to field concentration is prevented in the junction termination structure in both forward and reverse directions when a voltage is applied.例文帳に追加

順方向耐圧をよりいっそう高信頼性に安定させ、逆方向耐圧構造を新たに工夫し、順逆方向共に、電圧印加時に、接合終端構造内での電界集中によるブレークダウンが発生せず、共に高アバランシェ耐量を有する双方向高耐圧プレーナ型半導体装置の提供。 - 特許庁

A vertical MOSFET suppresses a parasitic bipolar transistor performance to improve the avalanche resistance by forming n-type regions 8 having an impurity concentration lower than an n-type substrate 1 or a p-type region 9 about the central part of a unit arrangement region having the apexes of FET cells 10 and diode cells 11 arranged on the surface of the n-type semiconductor substrate 1 with equal intervals.例文帳に追加

本発明の縦型ＭＯＳＦＥＴは、Ｎ型半導体基板１の表面上に等間隔に配置されたＦＥＴセル１０及びダイオードセル１１を頂点とした単位配置領域の中央部分を中心として、Ｎ型基板１よりも不純物濃度の低いＮ型領域８を形成するか、もしくはＰ型領域９を形成することにより、寄生バイポーラトランジスタ動作を抑制してアバランシェ耐量を向上する。 - 特許庁