「binary-comparator」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A comparator 1 receives a signal and applies binary processing thereto and gives a digital signal resulting from the binary processing to an input terminal of a timer 2 and of an OR gate 3.例文帳に追加

コンパレータ１は信号を受信して二値化し、二値化により得られたデジタル信号を、タイマ２及びＯＲゲート３の入力端に印加する。 - 特許庁

A comparator 31 turns analog signals which are outputted from a delay element 26 into binary signals, and the binary signals are outputted as delay signals.例文帳に追加

比較器３１は、遅延素子２６から出力されるアナログ信号を２値化し、この２値化信号を遅延信号として出力するようになっている。 - 特許庁

A comparator 14 compares the envelope voltage with reference voltage Vref and generates binary output.例文帳に追加

コンパレータ１４は、この包絡線電圧を基準電圧Ｖｒｅｆと比較し、２値出力を発生する。 - 特許庁

Furthermore, a comparator 33 outputs binary data on the basis of the threshold value and multi-value image data read by a read section.例文帳に追加

そして、比較器３３は、その閾値と読取部で読み取った多値の画データとに基づいて、２値データを出力する。 - 特許庁

To provide a two-bit binary comparator capable of saving power consumption and reducing an area to be occupied, and a binary comparison device capable of accelerating an operating speed.例文帳に追加

電力消費量の節減が可能で、占有面積を減らすことができる２ビットのバイナリ比較器及び動作速度の向上が可能なバイナリ比較装置を提供すること。 - 特許庁

A comparator 11 conducts binary processing by using the threshold resulting from summing both the offsets (offset 1) and (offset 2) to an adaptive binary processing threshold Ta, when a vertical line detection circuit 20 detects a vertical line.例文帳に追加

比較器１１が、垂直線検出回路２０が垂直線を検出したときには両オフセット値offset1 ，offset2 を適応二値化閾値Ｔａに加算した閾値を使用して二値化を行う。 - 特許庁

A phase comparator (PD1) 1 outputs a phase error signal limited at a coming out timing of a rising edge of a binary signal.例文帳に追加

位相比較器（ＰＤ１）は、２値化信号の立ち上がりエッジの出現タイミングに限定して位相誤差信号を出力する。 - 特許庁

A phase comparator (PD2) 2 outputs a phase error signal limited at coming out timing of a falling edge of the binary signal.例文帳に追加

位相比較器（ＰＤ２）は、２値化信号の立ち下がりエッジの出現タイミングに限定して位相誤差信号を出力する。 - 特許庁

A duty correction circuit 150 pulls down the output terminal voltage of the second comparator 140 based on the first binary level signal, and pulls down the output terminal voltage of the first comparator 130 based on the second binary level signal thus creating an output signal having a corrected duty.例文帳に追加

デューティ補正回路１５０は、前記第１の二値レベル信号に基づいて第２のコンパレータ１４０の出力端子電圧をプルダウンさせ、前記第２の二値レベル信号に基づいて第１のコンパレータ１３０の出力端子電圧をプルダウンさせてデューティを補正した出力信号を生成する。 - 特許庁

A comparator 24 compares a DC output 23A with a reference voltage 24A, and outputs a binary up/down signal 24B subjected to waveform shaping.例文帳に追加

比較器２４は、直流出力２３Ａと基準電圧２４Ａとを比較して、波形整形された２値のアップ／ダウン信号２４Ｂを出力する。 - 特許庁

In this manner, in the case of the multi-value image data Ib of the half tone region, a threshold value TH is not compared by a comparator 22, and it is converted into the binary image data Ih by the binary random number generator 20 to diffuse an error.例文帳に追加

このように、中間調領域の多値画像データＩｂである場合に、比較器２２で閾値ＴＨ比較することなく、２値乱数発生器２０により２値画像データＩｈに変換して誤差を拡散する。 - 特許庁

The comparator 30 converts the driving monitor signal to a binary signal by making the low frequency component of the driving monitor signal taken out by the low-pass filter 29 to the threshold.例文帳に追加

コンパレータ３０は、ローパスフィルタ２９により取り出された駆動モニタ信号の低周波成分を閾値として、駆動モニタ信号を２値化信号に変換する。 - 特許庁

This command signal is inputted also to a comparator circuit 9, and a value obtained by adding a count value equivalent to the oscillation stabilizing time of the crystal oscillator to the binary value of a timer 5 at starting of the oscillation is set to the comparator circuit 9.例文帳に追加

この指令信号は比較回路９にも入力され、比較回路９には、発振開始時におけるタイマ５のバイナリ値に水晶発振子の発振安定時間に相当するカウント値を加算した値が設定される。 - 特許庁

The slice level control circuits 8 and 10 are made to follow the slice level of the level comparator circuits 7 and 9 automatically so that the Hi period and the Lo period of binary signals (d1, d2) by the level comparator circuits 7 and 9 become the same.例文帳に追加

スライスレベル制御回路８，１０では、レベルコンパレータ回路７，９による２値信号（ｄ１，ｄ２）のＨｉ期間とＬｏ期間が同じになるように、レベルコンパレータ回路７，９のスライスレベルを自動的に追従させるようにする。 - 特許庁

In the amplifier 34, high-frequency components are removed from the FG signal by a low-pass filter 58 and the FG signal is amplified and is made into a binary level by a comparator 60.例文帳に追加

増幅器３４では、ローパスフィルタ５８によりＦＧ信号から高周波成分を除去した後、コンパレータ６０によりＦＧ信号を増幅するとともに二値レベル化する。 - 特許庁

The binary signals stored in the storage parts 41-4n are added in an addition counting part 5 to be output as period information of the high-frequency signal input into the comparator 1.例文帳に追加

記憶部４１，…，４ｎに記憶された２値信号は加算カウント部５で加算され前記コンパレータ１ に入力された高周波信号の周期情報として出力される。 - 特許庁

The signal is given to a level comparator 4, where it is compared with a predetermined threshold; and if any abnormal leakage of electric waves is detected from the electronic apparatus, a binary signal of level '1' is produced.例文帳に追加

この信号はレベル比較部４に供給され、予め決められた閾値と比較されて、電子機器から異常な電波漏れがあると、レベル“１”の２値信号が形成される。 - 特許庁

Furthermore, edge extract sections 3-2-3-n+1, edge retrieval sections 4-2-4-n+1, up-sample sections 7-9, and a comparator section 10 hierarchically generate a binary image so as to finally generate a binary image R0 corresponding to the received image I0.例文帳に追加

さらに、エッジ抽出部３−２乃至３−ｎ＋１、エッジ探索部４−２乃至４−ｎ＋１、アップサンプル部７乃至９、および、比較部１０により階層的に２値化画像が生成され、最終的に入力画像I_0に対応する２値化画像Ｒ_0が生成される。 - 特許庁

In such a case, the output of the quantizer (binary comparator) 43 is directly fed back to the second integration circuit 41 without passing through the delay unit and fed back through the delay unit 45 to the first integration circuit 41.例文帳に追加

ここで、量子化器（２値比較器）４３の出力は遅延器を経ず、直接第２積分回路４２にフィードバックされ、遅延器４５を経て、第１積分回路４１にフィードバックされる。 - 特許庁

A binary counter 1, a comparator circuit 2, a counter 3, an inverter 4, and AND circuits 5, 6 output pulse width modulated signals CTL1, CTL2 of duty ratios in accordance with set data D0-D5.例文帳に追加

バイナリカウンタ１、比較回路２、カウンタ３、インバータ４及びＡＮＤ回路５，６は、設定データＤ０〜Ｄ５に応じたデューティー比のパルス幅変調信号ＣＴＬ１，ＣＴＬ２を出力する。 - 特許庁

In this track cross signal generating method, a track error signal(TE) or a miller(MI) signal on which a track cross element is superimposed are converted to a binary signal as an input signal with a hysteresis comparator 30 to output the track cross(TC) signal.例文帳に追加

トラッククロス成分の乗ったトラックエラー（ＴＥ）信号またはミラー（ＭＩ）信号を入力信号としてヒステリシスコンパレータ３０で２値化してトラッククロス（ＴＣ）信号を出力する。 - 特許庁

The comparator section 6 receives an image Ep2 received from the edge retrieval section 4-1 and the image I'n of the lowermost layer subjected to the smoothing processing to generate a binary image Rn at the lowermost layer.例文帳に追加

比較部６は、エッジ探索部４−１より入力された画像Ｅ_p2、最下層の画像I_n、および、平滑化処理された最下層の画像I'_nより最下層の２値化画像Ｒ_nを生成する。 - 特許庁

An analog RF signal is converted to binary data (PDM data) by using a comparator 20 via a low-pass filter 10, a system clock is generated from the binary data by using PLL circuits 30, 40 of two-step constitution, and decoding the PDM data is performed with a PDM decoder 70 by using the system clock.例文帳に追加

アナログＲＦ信号をローパスフィルタ１０を経てコンパレータ２０で２値データ（ＰＤＭデータ）に変換し、この２値データから２段構成のＰＬＬ回路３０、４０でシステムクロックを生成し、このシステムクロックを用いてＰＤＭデコーダ７０でＰＤＭデータのデコードを行う。 - 特許庁

A mask circuit 8 masks an SRF signal 5 being a binary output from a comparator with a mask width narrower than a minimum width of the SRF signal 5 so as to control a width of a drive signal of a constant current source 6.例文帳に追加

マスク回路８によりコンパレータの２値化出力であるＳＲＦ信号５の最小幅よりも短いマスク幅で、このＳＲＦ信号５をマスクし、定電流源６の駆動信号幅を制御する。 - 特許庁

A comparator 22 carries out binary processing for surrounding pixels, binarized after the target pixel by using the threshold adjusted by a threshold calculating unit 26 through the use of the adjustment stored in the threshold adjusting buffer 30.例文帳に追加

着目画素以降に二値化される周辺画素については、閾値算出器２６により該閾値調整バッファ３０に記憶された調整値で調整された閾値を用いて、比較器２２で二値化処理を行う。 - 特許庁

Thus, a fluctuation width of a DC level of an analog input signal due to a filter circuit 7 can be reduced to decrease jitter in the SRF signal 5 from the binary output after passing through the comparator.例文帳に追加

これによって、フィルタ回路７によるアナログ入力信号のＤＣレベルの変動幅を小さくすることができ、コンパレータ通過後の２値化出力のＳＲＦ信号５のジッタを低減することができる。 - 特許庁

The optical signal output from the optical modulator 104 is converted into an electric signal, which is converted into a binary digital signal by a comparator circuit 108 in the digital control automatic bias control circuit 100.例文帳に追加

光変調器１０４から出力された光信号を電気信号に変換し、ディジタル制御自動バイアス制御回路１００内のコンパレータ回路１０８で２値のディジタル信号に変換する。 - 特許庁

A voltage comparator circuit compares a reference signal varied in a constant voltage range wider than that of a noise level, and the noise level to form binary signals by sampling, and the noise level is evaluated from the standard deviation of an output frequency of mixture of a high level and a low level over a sample count of binary signals.例文帳に追加

雑音レベルよりも大きな一定の電圧範囲において変化させられる基準信号と雑音レベルとを電圧比較回路により比較して２値信号をサンプリング形成し、２値信号のサンプル数に対するハイレベルとロウレベルとが混在する出力頻度の標準偏差から雑音レベルの評価を行う。 - 特許庁

Since the comparator 30 converts the driving monitor signal to the binary signal by making the low frequency component of the driving monitor signal taken out by the low-pass filter 29 to the threshold, the binary signal having nearly the same "H" interval and "L" interval can be created even though the low frequency component of the driving monitor signal is changed.例文帳に追加

コンパレータ３０は、ローパスフィルタ２９により取り出された駆動モニタ信号の低周波成分を閾値として、駆動モニタ信号を２値化信号に変換するので、駆動モニタ信号の低周波成分が変動したとしても、"Ｈ"区間と、"Ｌ"区間とが略等しい２値化信号を生成することができる。 - 特許庁

Each comparator receives a copy of a duobinary-encoded analog signal applied to the converter and is designed to generate a binary output based on the comparison of the magnitude of the received signal with a corresponding threshold voltage.例文帳に追加

各比較器は、変換器に加えられたデュオバイナリ・エンコードされたアナログ信号のコピーを受信し、そしてこの受信信号の大きさと対応するしきい電圧との比較に基づいてバイナリ出力を作成する。 - 特許庁

An output signal of the comparator is supplied to a binary search processing circuit 22, and the output thereof is supplied to a timing control circuit 15, to thereby control the timing of the clock signal applied to the sampling head from the clock generation part.例文帳に追加

コンパレータの出力信号をバイナリ・サーチ処理回路２２に供給し、その出力をタイミング制御回路１５に供給してクロック発生部からサンプリングヘッドに印加されるクロック信号のタイミングを制御する。 - 特許庁

The lead bit number of binary data of the object for left shift by a barrel shifter 1 is detected by a priority encoder 2, and this lead bit number and the shift number input by the barrel shifter 1 are compared with each other by a comparator 3.例文帳に追加

バレルシフタ１によって左シフトを行う対象の２進数データのリードビット数を、プライオリティエンコーダ２によって検出し、このリードビット数及び前記バレルシフタ１に入力されるシフト数を比較器３によって比較する。 - 特許庁

The signal is compared with a reference value by a comparator to generate a binary signal for expressing a relation between their levels, the binary signal is compared plural times with an expected value within a prescribed period, and the level of the signal is determined as not brought within a prescribed range only when a frequency in which the both values thereof are not consistent is a prescribed frequency or more.例文帳に追加

信号と基準値をコンパレータで比較してそれらの大小関係を表す２値信号を生成し、所定の周期内でこの２値信号と期待値を複数回比較して、これらの値が一致していない回数が所定の回数以上のときのみ信号のレベルが所定の範囲に入っていないと判定するようにした。 - 特許庁

A reference voltage generator circuit forms a reference signal varied in a constant voltage range wider than that of a noise level, the voltage comparator circuit compares the reference voltage formed by the reference voltage generator circuit with the noise level to form binary signals by sampling, and a latch circuit holds the output signal of the voltage comparator circuit.例文帳に追加

雑音レベルよりも大きな一定の電圧範囲において変化させられる基準信号をを基準電圧発生回路で形成し、かかる基準電圧発生回路により形成された基準電圧を用い、雑音レベルとを電圧比較回路で比較して２値信号をサンプリング形成し、この電圧比較回路の出力信号をラッチ回路に保持させる。 - 特許庁

Furthermore, when the analog input voltage Vin becomes lower than or equal with a reference voltage (-V2), a threshold voltage (-V1) is varied so as to invert output in a comparator 11b for each clock during fixed clocks by operating a binary voltage output circuit 13b.例文帳に追加

また、アナログ入力電圧Ｖｉｎが基準電圧（−Ｖ２）以下になると、二値電圧出力回路１３ｂの動作によって、コンパレータ１１ｂにおける出力が、一定クロックの間、１クロック毎に反転するように、閾値電圧（−Ｖ１）が変化する。 - 特許庁

In this ultrasonic vortex flowmeter 10, a vortex signal output from a phase comparing circuit 29 is converted into a binary signal (vortex pulse signal)comprising only a high level and a low level in a comparator circuit 32 to be input into a counter part 40.例文帳に追加

超音波式渦流量計１０においては、位相比較回路２９から出力された渦信号が、コンパレート回路３２でハイレベルとローレベルとのみからなる２値の信号（渦パルス信号）に変換されてカウンタ部４０に入力される。 - 特許庁

A 2nd comparator 58 generates 2nd binary data from the conversion signal of the reproduction signal RF on the basis of a 2nd comparison level generated by summing the count and an offset set by an offset summing register 60.例文帳に追加

第２のコンパレータ５８は、当該カウント値とオフセット加算レジスタ６０に設定されるオフセット値とが加算されて生成された第２のコンパレートレベルを基準に、上述した再生信号ＲＦの変換信号から第２の２値化データを生成する。 - 特許庁

When an analog input voltage Vin becomes equal with or higher than a reference voltage (+V2), a threshold voltage (+V1) is varied so as to invert output in a comparator 11a for each clock during fixed clocks by operating a binary voltage output circuit 13a.例文帳に追加

アナログ入力電圧Ｖｉｎが基準電圧（＋Ｖ２）以上になると、二値電圧出力回路１３ａの動作によって、コンパレータ１１ａにおける出力が、一定クロックの間、１クロック毎に反転するように、閾値電圧（＋Ｖ１）が変化する。 - 特許庁

An error rate of a binary signal S3 is obtained by an ECC processing section 4, supplied to an error rate monitor processing section 5, when an error rate is small, the signal S2 is suppled to the comparator 1 through a changeover switch 6 and a reference voltage generator 3 (operation of auto-slice function).例文帳に追加

２値信号Ｓ３は、ＥＣＣ処理部４でエラーレートを求めエラーレート監視処理部５に供給され、エラーレート小の場合、信号Ｓ２を切換スイッチ６、基準電圧ジェネレータ３を介しコンパレータ１に供給される（オートスライス機能の動作）。 - 特許庁

The video binarizing apparatus includes a detector for detecting a local adaptive critical value with respect to the present pixel from area characteristics of pixel in video and a comparator for comparing the local adaptive critical value with the value of the pixel and outputting a binary pixel value corresponding to the pixel.例文帳に追加

映像で画素の領域特性によって現在画素に対する局部適応臨界値を検出する検出器と、局部適応臨界値と画素の値とを比較して画素に対応する二進画素値を出力する比較器とを含む映像二進化装置。 - 特許庁

A transmission signal from a digital signal/analog signal source 20-1 and a transmission signal from a digital signal/analog signal source 20-2 are weighted, respectively, these transmission signals are analog-combined by a combination section 12, and binary identification is performed by a comparator 13.例文帳に追加

デジタル信号／アナログ信号源２０−１からの伝送信号と、デジタル信号／アナログ信号源２０−２からの伝送信号とにそれぞれ重み付けを行い、これらの伝送信号を合成部１２でアナログ合成した後、コンパレータ１３で２値識別する。 - 特許庁

The image processor is provided with a comparator 108 that detects error data caused when a gray level matrix replaces a multi-value error spread output value with an output binary dot pattern and stores the detected error to a storage error buffer 104 that stores error data by multi-value error spread.例文帳に追加

多値誤差拡散出力値を濃度マトリックスにより出力２値ドットパターンに置き換えた場合に発生する誤差データを検出する比較器１０８を設け、検出した誤差を、多値誤差拡散による誤差データを蓄積する蓄積誤差バッファ１０４に格納する。 - 特許庁

Then, the output of each latch 4 is inputted to an average value calculating circuit 6, an average value is calculated, that output is compared with the output of the binary counter 3 by a comparator circuit 8 and when they are coincident, a clock is generated and used as a reproducing clock for data read.例文帳に追加

そして、各ラッチ４の出力を平均値演算回路６に入力して平均値を演算し、その出力とバイナリカウンタ３の出力とを比較回路８で比較し、一致したときにクロックを発生して、これをデータ読み取り用の再生クロックとする。 - 特許庁

On the other hand, a signal SRLO from the slew rate limiting circuit 502 and a DC offset voltage V2 from a DAC 512 are added by an adding circuit 513, and an obtained signal SLL is compared with the signal AGCO by a binary comparator 510, and the LPP detection signal is generated.例文帳に追加

他方、スルーレート制限回路５０２からの信号ＳＲＬＯと、ＤＡＣ５１２からの直流オフセット電圧Ｖ２とが加算回路５１３により加算されて得られた信号ＳＬＬが、信号ＡＧＣＯと、２値化コンパレータ５１０により比較され、ＬＰＰ検出信号が生成される。 - 特許庁

A phase comparator circuit (21) carries out phase comparison and amplitude detection by using the RF signal component remaining in the output signal of a subtractor (17) and a signal that is obtained by binary-coding the RF component included in an output signal of a first VGA (15) with a reference voltage (Vref).例文帳に追加

位相比較回路（２１）は、減算器（１７）の出力信号に残留するＲＦ信号成分と、第１のＶＧＡ（１５）の出力信号に含まれるＲＦ信号成分を基準電圧（Ｖｒｅｆ）で二値化した信号とで、位相比較および振幅検出を行う。 - 特許庁