「bit alignment」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Bit line contact opening 228 and node contact opening 240 are formed in self- alignment to each plug.例文帳に追加

ビット線接触開口部２２８およびノード接触開口部２４０は各プラグに対して自己整合的に形成される。 - 特許庁

A bit configuration of a test mat is reduced by enabling an access to a memory mat with the largest bit width unit in a valid bit width modifiable according to a designation from the outside by setting a data size alignment circuit in a direct peripheral circuit.例文帳に追加

データサイズアライメント回路を直接周辺回路に設け、外部からの指定に応じて変更可能な有効ビット幅における最大のビット幅単位でメモリマットをアクセス可能とすることで、検査マットのビット構成の低減化を達成する。 - 特許庁

To provides an inhibition to a short circuit between a bit line and a capacitance contact without employing an SAC (self alignment contact) process of forming a hard mask film on an upper surface of the bit line and providing a side surface of the bit line with a sidewall formed by etching back a nitride film.例文帳に追加

ビット線の上面にハードマスク膜を形成し、ビット線の側壁に窒化膜をエッチバックして形成したサイドウォールを設けるＳＡＣ（セルフアラインコンタクト）プロセスを用いることなくビット線と容量コンタクトとの間の短絡を防止する。 - 特許庁

A valuation basis of bit assignment is sorted in advance, and a sub-band signal for assigning a bit is detected, and when the re-calculated valuation basis is sorted, the valuation basis is sorted by partially changing alignment of a preceding sorting result.例文帳に追加

本発明は、ビット割り当ての評価基準を事前にソートしてビット割り当てするサブバンド信号を検出するようにして、再計算した評価基準をソートする場合には、直前のソート結果の部分的な配列の変更により評価基準をソートする。 - 特許庁

The test pattern generating circuit controls the alignment transition in the optional pattern for temporarily stopping based on existence, position, and value of the care bit in the k bit specified by the data and the periodicity of the optional pattern with respect to the PRPG 2.例文帳に追加

テストパターン発生回路は、ＰＲＰＧ２に対し、データにより特定されるｋビット内におけるケアビットの有無、位置および値と、任意パターンの周期性とに基づいて、任意パターンにおける配列遷移を一時的に停止可能に制御する。 - 特許庁

FLOATING GATE HAVING BURIED BIT LINE AND RAISED SOURCE LINE, SELF-ALIGNMENT METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF MEMORY CELL, AND MEMORY ARRAY FORMED BY THAT METHOD例文帳に追加

埋め込みビット線および上昇されたソース線を持つ浮遊ゲート・メモリセルの半導体メモリ配列を形成するセルフアライメント方法及びその方法により製造されたメモリ配列 - 特許庁

To achieve bit alignment in the case that digital processing is performed on quantized data of a plurality of bits outputted from an A/D converter, without using a high-grade timing control technique or a reset circuit of a demultiplexer element.例文帳に追加

ＡＤ変換器から出力された複数ビットの量子化データをデジタル処理する場合におけるビットアラインメントを、高度なタイミング制御技術や、デマルチプレクサ素子のリセット回路を用いることなく実現する。 - 特許庁

To notify the presence of one group of pictures (GOP) by inserting into a bit stream a packet alignment flag (PAF) that is a particular codeword.例文帳に追加

特別の符号ワードであるパケット・アラインメント・フラグ（ＰＡＦ）がビットストリームの中に挿入されて、１画像グループ（ＧＯＰ）の存在を知らせる。 - 特許庁

Silicon nitride films 5 and 10 are formed around a gate electrode 3 and a bit line 8 in order to define a position of a contact plug 13 in a self- alignment manner.例文帳に追加

コンタクトプラグ１３の位置を自己整合的に規定するために、ゲート電極２とビット線８の周りには、シリコン窒化膜５および１０が設けられる。 - 特許庁

To provide a solder ball aligning/supplying device which prevents a solder ball from being bit and damaged between an upper end edge of a ball hole of a ball alignment plate and a squeegee during squeegeeing movement.例文帳に追加

半田ボール整列供給装置において、スキージング動作時にボール整列板のボール穴の上端エッジとスキージとの間に半田ボールが噛み込まれて損傷することを防止する。 - 特許庁

To accelerate dynamic programming (DP) alignment processing by parallelization with one processor, utilizing bit parallelism of word operations in a computer, without imposing restrictions on the lead length.例文帳に追加

リード長に制限を設けずに、計算機のワード演算のビット並列性を利用して、動的計画法（DP法）によるアラインメント処理を１プロセッサで並列化し高速化する。 - 特許庁

To provide a fastening screwdriver provided with a screw alignment mechanism capable of retaining a screw on a tip of a bit and continuously fastening screws, and enabling to carry out automatic setting even under a rough screw attitude.例文帳に追加

ビスをビット先端に保持し連続締め付けを可能なビス整列機構備えると共に、ラフなビス姿勢でも自動セット可能とした締結ドライバを提供する。 - 特許庁

In this manner, by utilizing the boundary of the gate trench 104, the source/drain regions at the side of a bit line composed of the high-concentration p-type diffusion layer 108 and the high-concentration n-type diffusion layer 109 are formed in a self-alignment manner.例文帳に追加

このように、ゲートトレンチ１０４の境界を利用して、高濃度Ｐ型拡散層１０８及び高濃度Ｎ型拡散層１０９で構成されたビット線側のソース／ドレイン領域をセルフアラインにより形成する。 - 特許庁

A cell structure is realized by (i) providing a side wall control gate on the laminated film of oxide film, nitride film, oxide film (ONO) on both sides of a ward gate, and (ii) forming a control gate and a bit impurity film by self-alignment so that the control gate and the bit impurity film are shared between adjoining memory cells due to high integration.例文帳に追加

セル構造は、（ｉ）ワードゲートの両サイド上の酸化膜−窒化膜−酸化膜（ＯＮＯ）の積層膜上にサイドウォール制御ゲートを配設すること、および（ｉｉ）自己整合によって制御ゲートおよびビット不純膜を形成し、高集積のために隣接するメモリセル間の制御ゲートおよびビット不純膜を共有することによって実現される。 - 特許庁

A drill bit 51 of the hand-holding type electric driver 50 is inserted to an upper opening end 17b for drill attachment of a coil spring 17 and a distal end part 52 of the drill body is inserted to the upper opening end 17b, thereby, the coarse-threaded screw alignment feeding tool 10 is mounted to the electric driver 50.例文帳に追加

コイルスプリング１７のドリル装着用の上側開口端１７ｂに、手持ち式の電動ドライバ５０のドリルビット５１を挿入してそのドリル本体の先端部５２を上側開口端１７ｂに差し込むことにより、電動ドライバ５０にバラビス整列供給具１０が取り付けられる。 - 特許庁

Based on the detected alignment mark, a conductive liquid material 11a is ejected to a discharge position corresponding to a bit map for circuit drawing to draw a plurality of shock-absorbing zones and connection wiring that is connected to each shock-absorbing zone and has a prescribed shape on the circuit board 10A.例文帳に追加

そして、検出したアライメントマークに基づき、回路描画用ビットマップに応じた吐出位置に導電性液状材料１１ａを吐出し、回路基板１０Ａ上に複数の緩衝帯と、各緩衝帯に接続される所定形状の接続配線とを描画する。 - 特許庁

To provide a method for manufacturing a reliable contact plug for preventing the short-circuiting between the contact plug and bit wiring by applying a material, where the ratio of etching speed to that of a silicon nitride film becomes at least 100, to an interlayer film for forming a self-alignment contact plug.例文帳に追加

自己整合コンタクトプラグを形成する層間膜に、窒化シリコン膜のエッチング速度に対するエッチング速度比が１００以上となる材料を適用し、コンタクトプラグとビット配線のショートを防止する信頼性の高いコンタクトプラグの形成方法を提供することにある。 - 特許庁

The capacity of a bit line BL compared to the work line can be thus reduced without impeding formation of contact holes by self- alignment.例文帳に追加

ゲート電極１２（ワード線ＷＬ）の側壁を窒化シリコン膜１４とそれよりも誘電率の小さい酸化シリコン層（７Ａまたは９Ｂ）との積層膜で覆い、セルフアラインによるコンタクトホールの形成を阻害することなく、ビット線ＢＬの対ワード線容量を低減する。 - 特許庁

To obtain a simpler and more robust deskew system capable of operating over a wider range input values with greater accuracy and over a broader range of temperature regarding a system for performing automatic deskew tuning and alignment across high-speed, parallel interconnection in a high performance digital system to compensate for inter-bit skew.例文帳に追加

ビット間スキューを補償するべく高性能ディジタルシステム内で高速並列相互接続を経由して自動スキュー除去同調および整列を実施するシステムに関し、より高い精度でより広い入力値範囲にわたり、かつ、より広い温度範囲にわたって動作可能な、より単純でより頑強なスキュー除去システムを実現する。 - 特許庁

To accomplish a simpler and more robust deskew system capable of operating over a wider range of input values with greater accuracy and over a broader range of temperatures regarding a system which performs automatic deskew tuning and alignment across high-speed, parallel interconnections in a high performance digital system to compensate for inter-bit skew.例文帳に追加

ビット間スキューを補償するべく高性能ディジタルシステム内で高速並列相互接続を経由して自動スキュー除去同調および整列を実施するシステムに関し、より高い精度でより広い入力値範囲にわたり、かつ、より広い温度範囲にわたって動作可能な、より単純でより頑強なスキュー除去システムを実現する。 - 特許庁

This program inputs a command code string just before and a command code string to generate, calculates the bit transition numbers of the command code string just before and the command code string to generate, rearranges the alignment of command codes of the command code string to generate according to the calculated bit transition number, and outputs the command code string just before and the command code string to generate.例文帳に追加

本発明にかかるプログラムは、直前の命令コード列と発生しようとしている命令コード列とを入力し、直前の命令コード列と発生しようとしている命令コード列とのビット遷移数を計算し、計算されたビット遷移数に応じて、発生しようとしている命令コード列の命令コードの配列を並び替え、直前の命令コード列と発生しようとしている命令コード列とを出力するものである。 - 特許庁