「bit shift operation」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

An upper side shift operation unit 21 and a lower side shift operation unit 22 obtain 24 bit data of quotients y_1 and y_2 by computing x×(1-α)±α by 16 bit operation and dividing it with 2×(1-α) by 24 bit operation.例文帳に追加

上側シフト演算部２１及び下側シフト演算部２２は、ｘ・（１−α）±αを１６ビット演算により算出してから、それを２４ビット演算により２・（１−α）で除算して、商ｙ_1，ｙ_2の２４ビットデータを求める。 - 特許庁

A bit shift part performs bit shift processing in which a shift amount is different between the bit string of the predetermined point and a bit string of a point other than the point for the bit string of the butterfly operation result in a predetermined stage in the butterfly operating part.例文帳に追加

ビットシフト部は、前記バタフライ演算部における予め定めた段階のバタフライ演算結果のビット列について、予め定めた前記ポイントのビット列と、該ポイント以外のポイントのビット列と、でシフト量が異なるビットシフト処理を行う。 - 特許庁

JPEG lossless encoding is executed to the high order side bit data and a bit shift operation/ packing processing to two pixels is executed to the low order bit data.例文帳に追加

上位側ビットデータにはＪＰＥＧロスレス符号化が、下位側ビットデータには２画素宛のビットシフト演算／パッキング処理が施される。 - 特許庁

For example, a high-order/low-order bit selection section 272 extracts a low-order bit side for black shading and extracts a high-order bit side for white shading through bit shift operation.例文帳に追加

たとえば、上位・下位ビット選択部２７２は、ビットシフト操作により、黒シェーディング用には下位ビット側を抽出し、白シェーディング用には上位ビット側を抽出する。 - 特許庁

It creates the selection number bit map which does not select the inactive output destination by carrying out bit shift operation of the selection number bit map referring to an output destination state bit map.例文帳に追加

出力先状態ビットマップを参照し、選択番号ビットマップをビットシフト演算することにより、不活性出力先を選択しない選択番号ビットマップを生成する。 - 特許庁

To provide an electronic volume having automatic control function, capable of suitably controlling a volume value corresponding to bit shift operation.例文帳に追加

ビットシフト動作に応じてボリューム値を適切に制御できる自動調整機能付き電子ボリュームを得る。 - 特許庁

Furthermore, the channel coding and decoding device copes with a mask pattern for a different coding through a bit shift operation of the TFCI.例文帳に追加

更に異なる符号化用のマスクパターンに対して、ＴＦＣＩのビットシフト操作により対応する。 - 特許庁

Vertical direction shift and horizonal direction shift are switched by every four times by a signal from a shift operation controller 22 and the four bit data is ejected from lower and right directions of the register group 21.例文帳に追加

シフト動作制御器２２からの信号により、縦方向シフトと横方向シフトとを４回ごとに切り替え、レジスタ群２１の下方および右方から４ビットのデータを排出させる。 - 特許庁

For the basic data, data corresponding to various coating methods are generated by processes which hardly generate an operation load such as bit mask and bit shift.例文帳に追加

その基本データに対してビットマスクやビットシフトなど演算負荷のほとんど生じない処理で様々な塗布方法に対応するデータを生成する。 - 特許庁

When a bit array is operated by the integer computing unit 13 while not aiming at the value of the floating point number but aiming at its bit array, operation equivalent to the shift operation can be carried out.例文帳に追加

浮動小数点数を値として注目するのではなく、そのビット配列に注目し、ビット配列を整数演算器１３で操作することでシフト演算と同等の演算を実現する。 - 特許庁

An n-bit test code is serially input to a terminal TCODEENT, and the n-bit shift register 101 performs shift operation, in synchronization with a periodic pulse inputted to a terminal TCLK to read a test code.例文帳に追加

端子ＴＣＯＤＥＥＮＴには、ｎビットのテストコードがシリアル入力され、ｎビットシフトレジスタ１０１は、端子ＴＣＬＫに入力される周期パルスに同期してシフト動作し、テストコードを取り込む。 - 特許庁

To provide an arithmetic right shift device for calculating a value obtained by operating the n bit arithmetic right shift of m bit negative numbers whose most significant bit is 1 for reducing a circuit scale by reducing a circuit which shift-calculates an absolute value, and for quickening an operation frequency.例文帳に追加

絶対値をシフト算出する回路を削除して回路規模を縮小するとともに、動作周波数を高速化することができる最上位ビットが１であるｍビット負数を右にｎビット算術シフトした値を算出処理する算術右シフト装置を提供する。 - 特許庁

An upper bit control section 340 uses a predetermined frequency-divided clock generated by the frequency dividing operation of the lower bit control section 330 as a shift clock, sets a shift output of each shift register in a shift register section 342 to H sequentially, and selects a high-order current source cell 355 of the same weighting current sequentially using the shift output.例文帳に追加

上位ビット制御部３４０は、下位ビット制御部３３０の分周動作で生成される所定分周クロックをシフトクロックとして使用してシフトレジスタ部３４２内の各シフトレジスタのシフト出力を順次Ｈにし、このシフト出力を使用して同一重付け電流の上位電流源セル３５５を順次選択する。 - 特許庁

An upper bit control section 340 employs, as a shift clock signal, a predetermined frequency-divided clock signal produced through the frequency-division operation of the lower bit control section 330, sequentially changes a shift output of each shift register in a shift register section 342 into H, and, using this shift output, sequentially selects an upper order current source cell 355 of the same weighted current.例文帳に追加

上位ビット制御部３４０は、下位ビット制御部３３０の分周動作で生成される所定分周クロックをシフトクロックとして使用してシフトレジスタ部３４２内の各シフトレジスタのシフト出力を順次Ｈにし、このシフト出力を使用して同一重付け電流の上位電流源セル３５５を順次選択する。 - 特許庁

A high-order bit control unit 340 uses a prescribed division clock generated by the division operation of the low-order bit control unit 330 as a shift clock, sets the shift output of each shift register in a shift register section 342 to a high level successively, and uses the shift output for selecting the high-order current source cell 355 of the same weighting current successively.例文帳に追加

上位ビット制御部３４０は、下位ビット制御部３３０の分周動作で生成される所定分周クロックをシフトクロックとして使用してシフトレジスタ部３４２内の各シフトレジスタのシフト出力を順次Ｈにし、このシフト出力を使用して同一重付け電流の上位電流源セル３５５を順次選択する。 - 特許庁

The CRC coder 3 inputs the content of the second shift register 12 in the order of the highest bit for CRC operation.例文帳に追加

ＣＲＣ符号器３は第２シフトレジスタ１２の内容を最上位ビットから順番に入力してＣＲＣ演算する。 - 特許庁

Counterclockwise rotation operation execution means includes left shift operation execution means, right shift operation execution means, OR operation execution means, and mask processing means and executes n-bit counterclockwise rotation operation processing of a rotation base 32 for a variable x of the compression function.例文帳に追加

左ローテーション演算実行手段は、左シフト演算実行手段、右シフト演算実行手段、論理和演算実行手段及びマスク処理手段を備え、圧縮関数の変数ｘに対してのローテーション基数３２のｎビット左ローテーション演算処理を実行する。 - 特許庁

For the received question bit sequence, a bit sequence is generated through the operation process of a shift register and a random-number arithmetic process circuit including exclusive OR(XOR).例文帳に追加

受信した質問ビット列に対して、シフトレジスタと排他的論理和（ＸＯＲ）を含む乱数演算処理回路で演算処理を施したビット列を生成する。 - 特許庁

A 32-bit transform operation is remarkably reduced to 4 additions and one shift in a 16-bit operation by using one of three tables selected on the basis of positions of respective factors.例文帳に追加

それぞれの係数の位置に基づいて選択された３つのテーブルの１つを使用して、３２ビット変換演算が、１６ビット演算での４つの加算および１つのシフトに著しく減少する。 - 特許庁

After the end of the prescribed operation, bit shift is performed by using the common index part (r) and the final arithmetic result of the fixed point form is provided.例文帳に追加

所定の演算終了時に、共通の指数部ｒを用いてビットシフトし、最終的な固定小数点形式の演算結果を得る。 - 特許庁

In both the 2n-bit command and the n-bit command, a shift operation necessary for cutting out the register designation field from the command can be simplified or deleted by mutually matching the register fields of the 2n-bit command and the n-bit command, and the register contention determination processing can be speeded up.例文帳に追加

２ｎビットの命令でもｎビットの命令であっても、命令からレジスタ指定フィールドを切出すために必要なシフト動作を２ｎビット命令とｎビット命令のレジスタフィールドを揃えることにより、単純化もしくは削除することができ、レジスタ競合判定処理を高速化できる。 - 特許庁

A display process client 1 determines the value of the exponent part of an characteristic 16-bit integer according to the value of a bit string constituting a 32-bit integer indicating a coordinate value on a graphic display, performs an arithmetic shift operation on the bit string to be sent, and sends the result to a display process server 2.例文帳に追加

表示処理クライアント１は、グラフィック表示の座標値を示す３２ビット整数を構成するビット列の値に応じて、指数部付き１６ビット整数の指数部の値を決定し、送信対象のビット列に対して算術シフト処理を実行して表示処理サーバ２に送信する。 - 特許庁

A data conversion part 10 converts input data into intermediate data settled in a predetermined data extent by a first bit shift operation to the input data.例文帳に追加

データ変換部１０は、入力データに対する第１のビットシフト操作により、所定のデータ範囲に収まる中間データに入力データを変換する。 - 特許庁

An added value judge 103 outputs the uppermost bit out of respective bits of the input data 105 rounded off by shift operation as an added value.例文帳に追加

加算値判断器１０３は、シフト演算によって切り捨てられる入力データ１０５の各ビットのうちの最上位ビットを加算値として出力する。 - 特許庁

A start bit S is detected by a start bit detecting circuit 20, and when a start bit detecting signal STB becomes a high level, a mask of an operation clock SK by an AND circuit 25 is released, and supply of a clock CK to a shift register 23 is started.例文帳に追加

スタートビット検出回路２０にてスタートビットＳが検出され、スタートビット検出信号ＳＴＢがハイレベルになると、ＡＮＤ回路２５による動作クロックＳＫのマスクが解除され、シフトレジスタ２３に対するクロックＣＫの供給が開始される。 - 特許庁

To provide a processor having simple constitution eliminating the necessity of previously executing the shift operation of a register storing information bit strings even when a carry flag and the position of a bit for executing bit operation instruction and to provide also a cyclic encoding processing method capable of reducing processing quantity and sharply reducing a program size.例文帳に追加

キャリフラグとビット演算命令を行うビットの位置を固定としても、情報ビット列を格納するレジスタを事前にシフト演算をする必要がない簡単な構成のプロセッサ、および、処理量を削減しプログラムサイズを大幅に縮小することが可能な巡回符号化処理方法を提供すること。 - 特許庁

In discrete cosine transformation(DCT), orthogonal block transformation and corresponding inverse transformation for performing new integer approximation is provided by reducing the number of transformation per coefficient from four additions and one shift in a 32 bit arithmetic operation to those in a 16 bit arithmetic operation.例文帳に追加

離散コサイン変換（ＤＣＴ）において、新しい整数近似を行う直交ブロック変換および対応する逆変換を、係数当たりの変換処理数が、３２ビット演算から１６ビット演算での４つの加算および１つのシフトに減少させる。 - 特許庁

A shift register stores the lower bit of double-precision dividend and a value reversed by a reversal unit 107 of a code of the operation result.例文帳に追加

シフトレジスタ１０５は、倍精度の被除数における下位ビットと、演算結果の符号が反転器１０７により反転された値と、を含む単精度データを、シフトアップし格納する。 - 特許庁

To provide a phase shift circuit and a phase shifter, with which multi- bit operation can be achieved by one circuit, a circuit configuration can be made compact and simple and costs can be reduced.例文帳に追加

１つの回路で多ビット動作を実現でき、回路構成の小型化と簡略化、コストの低廉化を図ることができる移相回路および移相器を得る。 - 特許庁

To provide a fast Fourier transform arithmetic unit which can prevent an overflow in operation processing of following data, by updating a bit shift amount when occurring overflow.例文帳に追加

桁あふれ発生時にビットシフト量を更新することにより、後続データの演算処理時に桁あふれの発生を抑制することのできる高速フーリエ変換演算装置を得る。 - 特許庁

This device is provided with a shift register 160 for an arithmetic operation, which makes a shift register 180 for storing operation data an input, and an EXCLUSIVE-OR circuit 170 consisting of a logical product making an input register 140 for bit selection an input and an exclusive-OR making the output of the register 140 an input.例文帳に追加

演算データを格納するシフトレジスタ１８０を入力とする演算用のシフトレジスタ１６０と、ビット選択用の入力レジスタ１４０とを入力とする論理積とその出力を入力とする排他的論理和からなる排他的論理和回路１７０を備える。 - 特許庁

A bit-shift-amount operation part determines the bit-shift-amount n required to converge the PLL on the basis of an approximate value of the conversion gain of a digital control oscillator and the lower limit and the upper limit of an output of data conversion part corresponding respectively to the lower limit and the upper limit of an output of a phase comparator.例文帳に追加

ビット・シフト量演算部は、ディジタル制御発振器の変換利得の概算値と、位相比較器の出力の下限値及び上限値に相当するデータ変換部の出力の下限値及び上限値に基づいて、当該ＰＬＬを収束させるために必要なビット・シフト量ｎを決定する。 - 特許庁

The contents of the shift register are replaced with complements according to the value of the most significant bit, and an operation to be executed corresponding to the contents is displayed by a tent map so that the uniform distribution of numbers can be offered.例文帳に追加

シフト・レジスタの内容はまた最上位ビットの値に従って補数と置換され、内容に対して実行される操作がテント・マップによって表され、これによって数の均一分布が提供される。 - 特許庁

The heat history data is obtained such that input line print data is sequentially shifted by a three-line/three-bit shift register 21 as a history including adjacent pixels by an operation of developing by an output data selector 25.例文帳に追加

熱履歴データは入力行印字データを順に3行分3bitシフトレジスタ２１によりビットシフトし、出力データセレクタ２５により展開する操作により隣接画素を含む履歴として求める。 - 特許庁

In the two-dimensional inverse transformation of de-quantized transform coefficients into output pixel information during decoding, only four additions plus one shift operation are needed, per coefficient, all in sixteen-bit arithmetic.例文帳に追加

復号化中に変換係数を出力画素情報に非量子化する２次元逆変換において、１計数当たり、すべて１６ビット演算の４つの加算および１つのシフト演算のみで実行する。 - 特許庁

A 1st diffusion code sequence from the register 6 is shifted and outputted by one bit at a time at desired timing, a prescribed code sequence is outputted from the register 7 with one bit shifted each time the register 6 performs one cycle shift and is subjected to operation processing in an exclusive-OR circuit 8, and a desired spread code sequence is outputted.例文帳に追加

シフトレジスタ６からの第１の拡散符号系列が所望のタイミングで１ビットずつシフトして出力され、シフトレジスタ７からは、シフトレジスタ６が１周期シフトするごとに１ビットシフトして所定の符号系列が出力され、排他的論理和回路８で演算処理され、所望の拡散符号系列が出力される。 - 特許庁

The data scrambling/descrambling device is provided with a shift register 500 which is initialized to a prescribed initial value and generates scrambling words SW in a 16 bit unit through prescribed parallel operation and an exclusive OR which performs exclusive OR of scrambling data SD or descrambling data UD by each bit corresponding to the scrambling words SW.例文帳に追加

所定の初期値に初期化され、所定の並列演算を通じて１６ビット単位でスクランブリングワードＳＷを発生させるシフトレジスタ５００、及びスクランブルデータＳＤまたはデスクランブルデータＵＤをスクランブリングワードＳＷと対応するビット別に排他的論理和する排他的論理和手段を備えるスクランブリング／デスクランブリング装置を特徴とする。 - 特許庁

An arithmetic operation circuit 13 applies calculation to parallel data converted by shifting logarithmic likelihood ratio L(a'_i) in a p-stage shift register 12 by using a symbol correspondence rule of data before and after demodulation, and obtains the parallel data of the logarithmic likelihood ratio of m-bit code data after demodulation.例文帳に追加

算術演算回路１３は、ｐ段シフトレジスタ１２で対数尤度比Ｌ(a'_i)をシフトして変換されたパラレルデータに対して、復調前後データのシンボル対応規則を用いた演算を行い、復調後のｍビット符号データの対数尤度比のパラレルデータを得る。 - 特許庁

When a count value counted in an m-bit counter 11 reaches n, a control circuit 102 outputs a control signal CNTT, stops shift operation, outputs a control signal COMP, and outputs test mode signals TM0 to TMn-1 from a test mode signal generating circuit 103.例文帳に追加

制御回路１０２は、ｍビットカウンタ１１が、カウントするカウント値がｎに至ると、制御信号ＣＮＴＴを出力し、シフト動作を停止させ、制御信号ＣＯＭＰを出力し、テストモード信号発生回路１０３から、テストモード信号ＴＭ０〜ＴＭｎ−１を出力させる。 - 特許庁