「buffer resistor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The active filter 50 is provided with a buffer amplifier Buff1, a buffer amplifier Buff2, a variable-gain amplifier GCA1, a resistor R1a, a resistor R1b, a resistor R2, a capacitor C1a, a capacitor C1b, and a capacitor C2.例文帳に追加

アクティブフィルタ５０にはバッファアンプＢｕｆｆ１、バッファアンプＢｕｆｆ２、可変利得増幅器ＧＣＡ１、抵抗Ｒ１ａ、抵抗Ｒ１ｂ、抵抗Ｒ２、コンデンサＣ１ａ、コンデンサＣ１ｂ、及びコンデンサＣ２が設けられる。 - 特許庁

A resistor 2 is the buffer resistor of the high voltage output and an output terminal 3 is a terminal in charge of the output of an AC voltage.例文帳に追加

抵抗２は、高圧出力の緩衝抵抗であり、出力端子３は、ＡＣ電圧の出力を担う端子である。 - 特許庁

The buffer circuit 4a has a PMOS transistor Q1a, an NMOS transistor Q1b, a resistor R1a, and a resistor R2a.例文帳に追加

バッファ回路４ａは、ＰＭＯＳトランジスタＱ１ａと、ＮＭＯＳトランジスタＱ１ｂと、抵抗Ｒ１ａと、抵抗Ｒ２ａとを有する。 - 特許庁

This resistor connector C is has a resistor 10 within a pair of lead frame 1 and 1, where this resistor 10 undergoes mold coating 2 with a silicon resin 20 interposed in between as a buffer layer.例文帳に追加

対のリードフレーム１、１間に抵抗器１０を設け、この抵抗器１０をシリコン樹脂２０の緩衝層を介在してモールド被覆２を行ったレジスタコネクタＣである。 - 特許庁

This input/output buffer is characterized in provision of a variable resistor that is connected between an input terminal and a point receiving a system voltage of the input/output buffer.例文帳に追加

入出力バッファのシステム電圧と入力端子の間に接続されている可変抵抗器の提供に特徴づけられる。 - 特許庁

When high-speed processing is not performed, the power control part invalidates the termination resistor of the buffer and slows down a clock to be supplied to the buffer than when the termination resistor is valid.例文帳に追加

そして、電力制御部は、高送処理が実施されていない場合、バッファ部の終端抵抗を無効にするとともに、バッファ部に供給されるクロックを終端抵抗が有効のときに比べて低速にする。 - 特許庁

A first buffer BUF1 receives the output signal of the first selector SEL1, and outputs the signal to the other end of a first resistor R1, and to the other end of a third resistor R3.例文帳に追加

第１バッファＢＵＦ１は、第１セレクタＳＥＬ１の出力信号を受け、第１抵抗Ｒ１の他端、第３抵抗Ｒ３の他端へ出力する。 - 特許庁

First, a test voltage is established on the signal terminal through the output buffer from a boundary scan resistor.例文帳に追加

まず、バウンダリスキャンレジスタから出力バッファ回路を通じて信号端子にテスト電位の設定を行う。 - 特許庁

This cable for connecting a device and a device consists of an interface buffer 11, a resistor 12 for level adjustment between the input and output terminals of the buffer 11 and a resistor 13 for impedance adjustment between the input terminal of the buffer 11 and ground, and each of the resistors is a variable resistor.例文帳に追加

装置と装置とを接続するレベル／インピーダンス調整インタフェース付きケーブルにおいて、インタフェースバッファと、該インタフェースバッファの入出力端間のレベル調整用抵抗器と、前記インタフェースバッファの入力端と接地間のインピーダンス調整用抵抗器とから構成され、前記各抵抗器は可変抵抗器であることを特徴とする。 - 特許庁

An administration table for a recording buffer and data in an ID number storage region of a forefront buffer are updated (S901), and the data in the recording buffer region corresponding to one scan is transferred to an allotment resistor (S902).例文帳に追加

記録バッファの管理テーブル及び先頭バッファＩＤ番号格納領域のデータを更新し（Ｓ９０１）、１スキャンに対応する記録バッファ領域のデータを割り当てレジスタに転送する（Ｓ９０２）。 - 特許庁

A loudspeaker terminal of a woofer 46 is connected to the slider of the variable resistor 42 via a buffer amplifier 44.例文帳に追加

可変抵抗器４２の可動端子には、バッファアンプ４４を介して、ウーハ用のスピーカ端子４６が接続される。 - 特許庁

An output buffer 22 comprises transistors TP2 and TN2 connected between the power line and the ground line, and a resistor R2 connected between a node n2 and the input/output terminal 23.例文帳に追加

信号入力モードにおいて、出力バッファ２１，２２によって１つの終端回路を構成する。 - 特許庁

A gate of the switching element 92 for charging is connected with a buffer circuit 100 through a resistor 102.例文帳に追加

充電用スイッチング素子９２のゲートは、抵抗体１０２を介してバッファ回路１００に接続されている。 - 特許庁

To match the impedance of an output buffer and the resistance of an externally mounted resistor with high precision even at a low output voltage.例文帳に追加

低出力電圧でも、出力バッファのインピーダンスを精度良く外付け抵抗の抵抗値に合わせ込むこと。 - 特許庁

To easily change an output buffer after its circuit design regardless of a simple configuration and also eliminate an externally mounted pull-up resistor and pull-down resistor.例文帳に追加

簡単な構成で、回路設計後の出力バッファの変更を容易に行うことができるとともに、外付けのプルアップ抵抗及びプルダウン抵抗の削除をも行うこと。 - 特許庁

When the window glass 3 is broken, a voltage input to a buffer 8a is elevated because the resistor 4 is disconnected, and an output of the buffer 8a is reversed.例文帳に追加

この時、窓ガラス３が割られた場合には、抵抗体４は断線されるため、バッファ８ａに入力される電圧が上昇し、バッファ８ａの出力が反転する。 - 特許庁

A resistor 9 limits the driving force of the buffer circuit so as to attain the relation that the driving force of a DRAM and a read/write circuit to the DRAM is stronger than that of the buffer circuit.例文帳に追加

抵抗９はDRAMおよびDRAMに対する読み書き回路の駆動力がバッファ回路のそれより強い関係となるようにバッファ回路の駆動力を制限する。 - 特許庁

To provide an output buffer circuit having a slew rate adjusting circuit which is not influenced by an external resistor.例文帳に追加

外付け抵抗に影響されないスルーレート調整回路を有する出力バッファ回路を実現することを目的とする。 - 特許庁

The impedance of a pull-up output buffer matches the impedance of the dummy buffer 14, that is, an integer multiple of the externally mounted resistor based on the information when a pull-up counter matches an impedance of a pull-up dummy buffer with the impedance of the pull-down dummy buffer 14.例文帳に追加

プルアップ用出力バッファのインピーダンスは、プルアップ用カウンタがプルアップ用ダミーバッファのインピーダンスをプルダウン用のダミーバッファ１４のインピーダンスに合わせた際の情報により、ダミーバッファ１４のインピーダンス、即ち前記抵抗値の整数倍に合わせ込まれる。 - 特許庁

This resistor connector C has a resistor 10 covering a resistor unit 12 with a glass protecting film 13 within a pair of lead frames 1 and 1, where this resistor 10 undergoes mold coating 2 with a silicone resin 20 interposed as a buffer layer and relaxing thermal stress against repeated temperature change.例文帳に追加

対のリードフレーム１、１間に抵抗体１２をガラス製保護膜１３で被った抵抗器１０を設け、この抵抗器１０を温度変化の繰り返しに対する熱応力の緩和を図るシリコン樹脂２０の緩衝層を介在してモールド被覆２を行ったレジスタコネクタＣである。 - 特許庁

Since the detection resistor 111 has a fixed resistance and the heating resistor 110 has a resistance dependent on the temperature, an input voltage to the buffer amplifier 112 is dependent on the temperature.例文帳に追加

検出抵抗１１１は抵抗値固定で、発熱抵抗体１１０の抵抗値は温度により変化する為、バッファアンプ１１２に入力される電圧は温度により変化する。 - 特許庁

To provide a foil resistor where buffer coat liquid efficiently flows in almost whole faces of a connection terminal and a foil resistor, the whole faces are buffer-coated, heat influence of exterior molding is prevented, and movement of the foil resistor and a terminal at the time of exterior molding can securely be inhibited.例文帳に追加

本発明は接続端子部や箔抵抗体のほぼ全面に効率よくバッッファコート液が流れて、全面をバッファコートして、外装モールドの熱影響を受けるのを防止するとともに、外装モールド時に箔抵抗体と端子とが移動するのを確実に阻止することができる箔抵抗器を得るにある。 - 特許庁

An output buffer 104 for adjustment and an external resistor R1 are connected in series between a VDD power source and a ground.例文帳に追加

調整用出力バッファ１０４と、外部抵抗Ｒ１とは、ＶＤＤ電源とグランドとの間に、直列に接続される。 - 特許庁

Then, the input side of the oscillation buffer 1 is connected to the feedback resistor 2 and application of trigger voltage is terminated.例文帳に追加

その後、発振バッファ１の入力側と帰還抵抗２との間を接続すると共に、トリガ電圧の印加を終了する。 - 特許庁

Thereafter, the storage cell 5, a logical level buffer 4 and an output resistor 7 allow an input end of an input buffer 3 to be maintained at the logical level prior to uncoupling until the contact pin 2 is coupled.例文帳に追加

その後、コンタクトピン２の結合時まで、入力バッファ３の入力端は、記憶素子５，論理レベル出力バッファ４，出力抵抗７により、離脱直前の論理レベルに維持される。 - 特許庁

The resistor 122 is series-connected to a path between the voltage source 22 and the buffer 111, both ends of the resistor 122 are connected to a secondary side of the transformer, and the voltage source corresponds to between both ends of the resistor 122 on the path.例文帳に追加

なお、電圧源２２とバッファ１１１とを結ぶ経路に抵抗１２２が直列接続され、抵抗１２２の両端が、トランス１２１の２次側に接続されており、当該経路上の抵抗１２２の両端の間が、電圧源に対応する。 - 特許庁

Thereby, when the contact pin 2 is coupled succeedingly, an output end of an output buffer 1 and the input end of the input buffer 3 have a same logical level preventing an error such as logical level reversal that may occur if just conventional pull-up resistor and pull-down resistor are used.例文帳に追加

よって、次のコンタクトピン２の結合時に、出力バッファ１の出力端と、入力バッファ３の入力端は同一論理レベルにあり、従来の単なるプルアップ抵抗，プルダウン抵抗使用時のように論理レベルが反転するといったエラーは発生しない。 - 特許庁

The proximity sensor 1a also comprises a buffer 6 and a resistor 7 that connect the output of the oscillator 2 and one end of the resonator 5.例文帳に追加

また、近接センサ１ａは、発振器２の出力と共振器５の一方の端子とを接続するバッファ６と抵抗７を備える。 - 特許庁

This power supply consists of an N buffer 22, a P buffer 23, a comparator 24, a variable resistance control circuit 25, voltage-dividing resistors R1 to R4, variable resistors r1 to r3 and a resistor Rr.例文帳に追加

電源装置は、Ｎバッファ２２と、Ｐバッファ２３と、コンパレータ２４と、可変抵抗制御回路２５と、分圧抵抗Ｒ１〜Ｒ４と、可変抵抗ｒ１〜ｒ３と、抵抗Ｒｒと、から構成されている。 - 特許庁

The feedback circuit 7N is configured to vary a feedback amount between H and L levels of an output of the output buffer B1 by selecting a resistor R11 or R12 depending on the H or L level of the output of the output buffer B1.例文帳に追加

帰還回路７Ｎは、出力バッファＢ１の出力がＨ，Ｌにより、それぞれ抵抗Ｒ１１，Ｒ１２を選択することで、Ｈ時とＬ時とで帰還量を可変に構成される。 - 特許庁

The reference voltage generation circuit is provided with: a first resistor R3 which receives an output Vref of the buffer amplifier 10 at one end and connects a first constant current source 12 to the other end; and a second resistor R4 which receives the output Vref of the buffer amplifier 10 at one end and connects a second constant current source 14 to the other end.例文帳に追加

バッファアンプ１０の出力Ｖｒｅｆを一端に受け他端に第１定電流源１２が接続された第１抵抗Ｒ３と、バッファアンプ１０の出力Ｖｒｅｆを一端に受け他端に第２定電流源１４が接続された第２抵抗Ｒ４を設ける。 - 特許庁

The collector of the buffer amplifier TR 32 is connected to ground via a resistor 36 and to an output terminal 52 via a capacitor 50.例文帳に追加

緩衝増幅用トランジスタ３２のコレクタは、抵抗３６を介して接地されるとともに、コンデンサ５０を介して出力端子５２に接続される。 - 特許庁

An AC power circuit 26, a buffer 27, and a current measuring resistor 28 are serially connected to an S-negative terminal of the sensor element 10.例文帳に追加

また、センサ素子１０のＳ−端子には、交流電源回路２６、バッファ２７及び電流計測抵抗２８が直列に接続されている。 - 特許庁

To provide an output buffer circuit capable of varying a resistance value of a built-in damping resistor in accordance with the characteristic impedance of an external load.例文帳に追加

外部負荷の特性インピーダンスに応じて、内蔵ダンピング抵抗の抵抗値を可変とすることができる出力バッファ回路を提供する。 - 特許庁

A motor driving circuit 1 has an inverter circuit 2, a control circuit part 3, buffer circuits 4a-4c, a resistor R2, and capacitor elements C1-C3.例文帳に追加

モータ駆動回路１は、インバータ回路２と、制御回路部３と、バッファ回路４ａ〜４ｃと、抵抗Ｒ２と、キャパシタ素子Ｃ１〜Ｃ３とを備えている。 - 特許庁

The positive side limiting circuit 62 has negative feedback loop which includes condenser Cc and buffer circuit 65 in addition to feedback resistor R3p.例文帳に追加

正側制限回路６２は、負帰還ループを有し、その負帰還ループは、帰還抵抗Ｒ３ｐの他に、コンデンサＣｃとバッファ回路６５を含んでいる。 - 特許庁

The impedance of a pull-down output buffer matches an integer multiple of an externally mounted resistor based on the information when a pull-down counter matches the impedance of a pull-down dummy buffers 13, 14 with the resistance of the externally mounted resistor.例文帳に追加

プルダウン用出力バッファのインピーダンスは、プルダウン用カウンタがプルダウン用ダミーバッファ１３、１４のインピーダンスを外付け抵抗の抵抗値に合わせた際の情報により、前記抵抗値の整数倍に合わせ込まれる。 - 特許庁

The final-stage selector inputs a bit output one stage before, the final-stage corresponding bit signal of parallel data from a serial output buffer resistor 4, and the first-stage bit output of a serial input shift resistor 2, and selects the output of the first-stage bit output of the serial input shift resistor 2 in conformation to a test signal.例文帳に追加

終段セレクタは、１段前のビット出力と、シリアル出力バッファレジスタ４からのパラレルデータの終段対応ビット信号と、シリアル入力シフトレジスタ２の初段のビット出力とを入力し、テスト信号に対応してシリアル入力シフトレジスタ２の初段ビットの出力を選択する。 - 特許庁

Therefore, the W/L ratio of transistors composing a DRN drive buffer 140 is made suitable and a control resistor 146 or a current source is inserted between the DRN drive buffer 140 and GND to make an operation current for driving suitable.例文帳に追加

このため、ＤＲＮ駆動バッファ１４０を構成するトランジスタのＷ／Ｌ比の適正化を図る、また制御抵抗１４６や電流源をＧＮＤとの間に挿入して、駆動時の動作電流の適正化を図る。 - 特許庁

A bias current flowing through an interstage buffer 40, as indicated by numerals 104 and 106, flows in a power-V via a delay line 10, a delay input buffer 24, a cross point switch 14, an input amplifier 20 and a resistor R1.例文帳に追加

符号１０４，１０６で示されるように、段間バッファ４０を流れるバイアス電流が、遅延線１０、遅延入力バッファ２４、クロスポイントスイッチ１４、入力アンプ２０、抵抗Ｒ１を介して電源−Ｖに流れ込む。 - 特許庁

In the bias control part 10, a bias controlling signal having passed through a buffer amplifier 111 is supplied to a fixed resistor 131 and variable resistance parts 132, 133.例文帳に追加

バイアス制御部１０では、バッファアンプ１１１を介したバイアス制御用信号が定抵抗器１３１、可変抵抗部１３２，１３３へ供給される。 - 特許庁

An output buffer circuit 50 configures a resistor based on outputs of the NMOS count latch circuit 30 and the PMOS count latch circuit 40.例文帳に追加

出力バッファ回路５０は、ＮＭＯＳ用カウンタ値保持回路３０とＰＭＯＳ用カウンタ値保持回路４０の出力に基づいて、抵抗を構成する。 - 特許庁

The semiconductor device driver circuit 13 of an electronic circuit 1 comprises a gate resistor 21; a voltage source 22; a di/dt feedback part 23; and a buffer 111.例文帳に追加

電子回路１の半導体素子駆動回路１３は、ゲート抵抗２１と、電圧源２２と、ｄｉ／ｄｔ帰還部２３と、バッファ１１１と、を備えている。 - 特許庁

A plurality of patterns of phase compensation circuits, each including a resistor and a capacitor connected in series, are provided at an input portion (a base of a transistor Q5) of a buffer in the amplifying apparatus.例文帳に追加

増幅装置内のバッファの入力部（トランジスタＱ５のベース）に、直列接続した抵抗とコンデンサからなる位相補償回路を複数パターン設ける。 - 特許庁

The thermal stress of the connector C due to a molded pressure and a temperature change is relaxed by the buffer layer 20 and generation and growth of a crack in the resistor 12 are suppressed.例文帳に追加

緩衝層２０により、モールド成形圧及び温度変化による熱応力が緩和され、抵抗体１２のクラックの発生及び成長が抑制される。 - 特許庁