| 意味 | 例文 |
buffer unitの部分一致の例文一覧と使い方
該当件数 : 1286件
The second buffer unit stores the pixel signal packs to align the pixel signal packs in a direction (a second mainly scanning direction) different from the mainly scanning direction.例文帳に追加
第2バッファ部は、画素信号パックを記憶して、主走査方向と異なる向き(第2主走査方向)に揃える。 - 特許庁
To reduce a size (capacity) of an input buffer memory in the case of multiplexing digital data in the unit of packets and outputting the multiplexed data.例文帳に追加
パケット単位でデジタルデータを多重化して出力する際の入力バッファメモリのサイズ(容量)を低減すること。 - 特許庁
A frame thinning-out unit 18 thins out the frames in the frame buffer at predetermined intervals to generate frames of a normal frame rate.例文帳に追加
フレーム間引き部18はフレームバッファのフレームを所定間隔で間引きして通常フレームレートのフレームを生成する。 - 特許庁
First, a vibration detection unit generates a vibration signal and then the vibration signal is transmitted sequentially to a data buffer.例文帳に追加
まず、振動検出ユニットによって、振動信号が生成され、その後、該振動信号がデータバッファに順次伝送される。 - 特許庁
An area 1 on a first memory 8 is utilized for a ring buffer and a video image imaged by a camera unit 3 is continuously recorded.例文帳に追加
第1メモリ8上の領域1をリングバッファとして利用し、カメラユニット3で撮像された映像を記録し続ける。 - 特許庁
A blocking section 200 inputs an image data while using the set block size as a unit and stores the image data in a buffer memory 201.例文帳に追加
ブロック化部200は、設定されたブロックサイズを単位に画像データを入力し、バッファメモリ201に格納する。 - 特許庁
Consequently, the execution unit transfers its execution result to the reorder buffer 3 through the acknowledged specific write-back bus 17.例文帳に追加
これにより、実行ユニットは、許可された所定のライトバックバス17を介して実行結果をリオーダバッファ3に転送する。 - 特許庁
A buffer 114 temporarily holds data from the variable-length encoding unit 110 and sequentially reads out the data to an output terminal 116.例文帳に追加
バッファ114は、可変長符号化部110からのデータを一時蓄積し、順次、出力端子116に読み出す。 - 特許庁
The NOR gates of the flip-flop and the buffer unit receive clear signals as inputs and are composed of PMOS transistors.例文帳に追加
フリップフロップとバッファー部のNORゲートは、クリア信号を入力として有し、PMOSトランジスタから構成される。 - 特許庁
An adaptive timing controller, including a receiver, a frame buffer, a data format check circuit and a data converting unit, is provided.例文帳に追加
受信機、フレームバッファ、データフォーマットチェック回路及びデータ変換ユニットを含む適応型タイミングコントローラが提供される。 - 特許庁
A picture selected from the buffer 104 by the control unit 102 is the one taken a constant period before the time when the instruction of recording occurs.例文帳に追加
制御部102がバッファ104から選び出す画像は、記録指示が発生した時刻より一定時間前のものである。 - 特許庁
In this case, a lens sheet slack amount H is changed by a running buffer unit 45 during a running route of the sheet 19.例文帳に追加
その際、レンズシート19の走行経路中の走行緩衝部45にてレンズシート弛み量Hを変化させる。 - 特許庁
A speaker box 23 is covered with a buffer material 25, excluding a portion from which an acoustic output is derived from a speaker unit 22.例文帳に追加
スピーカボックス23を、スピーカユニット22から音響出力が導出される部分を除いて、緩衝材25で覆う。 - 特許庁
The auxiliary memory device 60 comprises a non-volatile memory device 61, an auxiliary power supply unit 62, and a high speed buffer 65.例文帳に追加
また、補助記憶装置60は、不揮発性記憶装置61、補助電源62および高速バッファ65を有する。 - 特許庁
The sum total of size of function segments in one browsing unit is size of the coded data buffer in the reproduction device or less.例文帳に追加
1つのブラウジングユニットにおける機能セグメントのサイズの総和は、再生装置におけるコーデッドデータバッファのサイズ以下である。 - 特許庁
The name and the unit price of the commodity whose printing exists are read from the transaction buffer and they are printed on the receipt.例文帳に追加
また、取引バッファからは印字有りになっている商品の名称及び単価を読出してレシートに印字する。 - 特許庁
When the contents of the reading unit are stored in the buffer 1602, the contents are immediately read, and applied to a browser part 1604.例文帳に追加
当該読出単位の内容がバッファ1602に記憶されていれば直ぐに読み出し、ブラウザ部1604に与える。 - 特許庁
An input sound power acquisition unit 104 measures a sound volume level of a digital audio signal accumulated in the input buffer.例文帳に追加
入力音声パワー取得器104は、入力バッファに蓄積されたデジタルオーディオ信号の音量レベルを測定する。 - 特許庁
Further, buffer plates 7 are adhered to the supporting parts 3 so as to embed the spacings between the hard disk drive unit 1 and the supporting parts 3.例文帳に追加
更に、ハードディスクドライブユニット1と支持部3との間の隙間を埋めるように、緩衝板7を支持部3へ接着する。 - 特許庁
The inventive printer can perform reception buffer control corresponding to the system of a host unit by providing a conventional printer additionally with a receiving buffer monitoring section for measuring and indicating the time when the receiving buffer is filled with data and reception of data from the host unit is interrupted, and data number setting section for setting the receiving buffer capacity during interruption of data reception.例文帳に追加
本発明の印刷装置は、従来の印刷装置に受信バッファが一杯になり上位装置からのデータ受信を休止している時間を計測し表示する受信バッファ監視部と、データ受信中断中の受信バッファ容量を設定するデータ数設定部とを付加することにより、上位装置とのシステムに対応した受信バッファ制御を行うことができる。 - 特許庁
In the case that the write data from a host are stored in the write buffer area 221 of the buffer memory 22, a CPU 25 judges whether or not the address on the disk medium 11 overlaps as for the write data and the read cache data already stored per a segment unit in a read buffer area 222 corresponding to a pertinent segment management block on a buffer management table 270 for each segment unit.例文帳に追加
CPU25は、ホストからのライトデータがバッファメモリ22のライトバッファ領域221に格納された場合、そのライトデータと、リードバッファ領域222にセグメント単位で既に格納されているリードキャッシュデータとの間にディスク媒体11上でのアドレスの重なりがあるか否かを、当該セグメント単位で、バッファ管理テーブル270上の該当するセグメント管理ブロックに従って判定する。 - 特許庁
A crystal oscillator 1 comprises a base 2 holding a plurality of electronic component elements 4 including an oscillation unit 5 constituting an oscillation circuit 51 of at least a crystal vibrator 52 and a transistor 53 or the like and an output buffer unit 6 constituting an output buffer circuit 61 of at least an output buffer IC chip 62.例文帳に追加
水晶発振器1には、少なくとも水晶振動子52とトランジスタ53等から発振回路51を構成する発振部5と、少なくとも出力バッファ用ICチップ62から出力バッファ回路61を構成する出力バッファ部6とを含む複数の電子部品素子4を保持するベース2が設けられている。 - 特許庁
When it is determined by the error determination unit 2 that the outline buffer 106 overflows with the contour data, a pixel position transfer unit 3 performs the setting by adding a numeric value in excess of a numeric value that can be set in the outline buffer 106 to a numeric value of the outline buffer 106 for the pixel adjacent to the original overflowing pixel.例文帳に追加
ピクセル位置移送部3は、エラー判定部2でアウトラインバッファ106が輪郭データでオーバーフローすることを判別した場合に、そのアウトラインバッファ106に設定できる数値を超える分の数値を、元のオーバーフローする画素に隣接する画素のアウトラインバッファ106の数値に加算して設定する。 - 特許庁
The vector arithmetic unit includes: an arithmetic part having a register; an arithmetic unit for performing a vector arithmetic operation by using the data of the register; and a data buffer for storing arithmetic result data; and an arithmetic control part having an instruction issuing part for issuing a vector arithmetic instruction to the arithmetic part and a data buffer management part for storing data buffer management information.例文帳に追加
ベクトル演算装置は、レジスタ、レジスタのデータを用いベクトル演算する演算器、及び演算結果データを格納可能なデータバッファを備える演算部と、演算部へベクトル演算命令を発する命令発行部及びデータバッファ管理情報を保持するデータバッファ管理部を備える演算制御部とを具備する。 - 特許庁
To reduce a buffer management processing burden in image data processing for the unit of a predetermined rectangular shape by ensuring an intermediate buffer for the rectangular shape unit adaptively for the set condition such as an image processing mode, and optimizing the size of the intermediate buffer between blocks in accordance with processing contents and capability.例文帳に追加
設定される画像処理モード等の条件に適応して確保される矩形形状単位の中間バッファを確保して、各ブロック間の中間バッファのサイズを処理内容と能力に応じて最適化して、所定の矩形形状単位の画像データ処理時におけるバッファ管理処理負担を軽減することである。 - 特許庁
Further, it monitors the spare capacity of a reception buffer of a receiving part, avoids an overrun problem the reception buffer by changing the priority of a DMA request, and avoids an underrun problem of the reception buffer by controlling data stored in the reception buffer in a packet unit about DMA request start timing.例文帳に追加
さらに受信部の受信バッファの空き容量を監視し、DMA要求の優先度を変更することで、受信バッファのオーバーラン問題を回避し、DMA要求開始タイミングを、受信バッファに格納済みのデータをパケット単位で制御することで、受信バッファのアンダーラン問題を回避することを特徴とするものである。 - 特許庁
When a receiving control unit 141 receives multi-cast packets through ports 132-1 to 132-n, the receiving control unit 141 lets a buffer 144 store the received multi-cast packets.例文帳に追加
受信制御部141は、ポート132−1乃至132−nを介してマルチキャストパケットを受信した場合、受信したマルチキャストパケットをバッファ144に蓄積させる。 - 特許庁
In two-screen display by a liquid crystal display unit 5 and an EL display unit 6, a drawing engine 1424 draws a main image in a first frame buffer 1426A.例文帳に追加
液晶表示器5及びEL表示器6による2画面表示に際して、描画エンジン1424によってメイン画像が第1フレームバッファ1426Aに描画される。 - 特許庁
The device receives content data from a server via a communication unit 50, and performs streaming reproduction of the content data by a reproduction operation control unit 40 while memorizing them in a data buffer 62.例文帳に追加
サーバから通信部50を介してコンテンツデータを受信し、データバッファ62に記憶しつつ、再生動作制御部40によりコンテンツデータをストリーミング再生する。 - 特許庁
A stop/release code detecting unit 125 monitors the idle period of the down-link data input to a down-link transmitting and receiving buffer unit 124, and detects the stop code from the idle period.例文帳に追加
停止/解除コード検出部125は、下り送受信バッファ部124へ入力される下りデータのアイドル区間を監視しており、アイドル区間から停止コードを検出する。 - 特許庁
A direct prefetch control unit 161 controls to directly read data in a segment unit from a memory cell array 111 to a line buffer 121 based on a direct prefetch command.例文帳に追加
直接プリフェッチ制御部161は、直接プリフェッチコマンドに基づき、メモリセルアレイ111からラインバッファ121まで直接にセグメント単位のデータを読み出す制御を行う。 - 特許庁
A direct restoration control unit 162 controls to directly write back the data in a segment unit from the line buffer 121 to the memory cell array 111 based on a direct restoration command.例文帳に追加
直接リストア制御部162は、直接リストアコマンドに基づき、ラインバッファ121からメモリセルアレイ111に直接にセグメント単位のデータを書き戻す制御を行う。 - 特許庁
An interconnected network control system of the present invention includes an interconnected network 2, an order guarantee buffer 3, an order information control unit 4 and a reading-out control unit 5.例文帳に追加
本発明にかかる相互結合網制御システムは、相互結合網2と、順序保証バッファ3と、順序情報制御部4と、読出制御部5とを有する。 - 特許庁
A correction adjustment unit 5 reads an adjustment signal and outputs it to a control unit 3 based on a phase delay/progress detection signal and information on a remaining data amount of a ring buffer 1.例文帳に追加
補正調整部5は、位相遅れ/進み検出信号とリングバッファ1の残存データ量の情報に基づいて調整信号を読み出し制御部3へ出力する。 - 特許庁
A first high potential side power source Vdd1 is supplied to the internal circuit unit 11, and a second high potential side power source is supplied to the output buffer circuit unit 12.例文帳に追加
内部回路部11には第1の高電位側電源Vdd1が供給され、出力バッファ回路部12には第2の高電位側電源が供給される。 - 特許庁
The answer creation processing unit 26 reads a plurality of values corresponding to the plurality of variables from the variable recording unit 21 and writes them in a final third region of the buffer.例文帳に追加
回答作成処理部26は、複数の変数にそれぞれ対応する複数の値を変数記録部21から読み出して、バッファの末尾の第3の領域に書き込む。 - 特許庁
To provide a packaging structure for an image formation device capable of preventing damage to an extension paper supply unit so that a buffer material is packed between gaps of the extension paper supply unit.例文帳に追加
増設給紙ユニットの空隙部に緩衝材を詰めることにより、増設給紙ユニットの破損を防止できる画像形成装置の梱包構造を提供する。 - 特許庁
A buffer control unit 114 acquires display time information and recording position information of clip information recorded on a disk 104 through a disk access unit 103.例文帳に追加
バッファ制御部114は、ディスク104に記録されているクリップ情報のうち、表示時間情報及び記録位置情報をディスクアクセス部103を介して取得する。 - 特許庁
A preprocessor 32 first divides unit graphics into a plurality of parts, and then a rendering engine 33 generates pixel data of all the pixels of the unit graphics and renders it to a frame buffer 18.例文帳に追加
プリプロセッサ32により単位図形を複数に分割してから、描画エンジン33により、単位図形の全ての画素の画素データを生成して、フレームバッファ18に描画する。 - 特許庁
To provide a voltage controlled amplifier capable of making a stereo audio signal control unit receive no effect by the offset of a control buffer, when the amplifier is applied to the unit.例文帳に追加
ステレオオーディオ信号制御装置に適用したときその装置が制御バッファのオフセットの影響を受けないようにできる電圧制御増幅器を提供する。 - 特許庁
This device consists of a cell array consisting of unit pages, and a plurality of unit page buffers respectively corresponding to the unit pages, and it includes a page buffer for storing data, a selection circuit for selecting one or more unit page buffers to be initialized among the above unit page buffers and a controller for generating a signal to control the page buffer and the selection circuit.例文帳に追加
単位ページからなるセルアレイと、前記単位ページに各々対応する複数の単位ページバッファからなり、データを貯蔵するページバッファと、パーシャルコピーバック動作時、前記単位ページバッファのうち初期化しようとする一つ、またはそれ以上の単位ページバッファを選択する選択回路と、前記ページバッファ及び選択回路を制御する信号を発生する制御装置とを含む。 - 特許庁
The electric power unit for driving the liquid crystal display unit has a multiplicity of buffer circuits B0 to B2 for generating a multiplicity of high output voltages V0 to V2 and a multiplicity of buffer circuits B3 and B4 for generating a multiplicity of low output voltages V3 and V4.例文帳に追加
液晶表示装置駆動用電源装置は、高電圧側の複数の電圧V0〜V2を発生する複数のバッファ回路B0〜B2と、低電圧側の複数の電圧V3、V4を発生する複数のバッファ回路B3、B4とを有する。 - 特許庁
The pH value of the water in the water circulation system 3 is detected by the pH detector 21 and, based on the detected value, the buffer solution supply to the pit 5 by the buffer solution supply system 43 is controlled by the pH control unit 23 and the pump control unit 51.例文帳に追加
水循環系3内の水のpH値をpH検出器21により検出しその検出値に基づいて、pH制御ユニット23とポンプ制御ユニット51を介して、ピット5への液供給系43からの緩衝液の供給を制御する。 - 特許庁
The communication processor internal bus arbitration system monitors the spare capacity of a transmission buffer of a transmitting part, avoids an overrun problem of the transmission buffer by controlling DMA request reception, and avoids an underrun problem of the transmission buffer by controlling data stored in the transmission buffer in a packet unit about transmission start timing from the transmission buffer.例文帳に追加
本発明による通信プロセッサ内部バス調停方式は、送信部の送信バッファの空き容量を監視し、DMA要求受付を制御することで送信バッファのオーバーラン問題を回避し、送信バッファからの送信開始タイミングを、送信バッファに格納済みのデータをパケット単位で制御することで、送信バッファのアンダーラン問題を回避することを特徴とするものである。 - 特許庁
The receiving apparatus for communication systems is applicable to communication environments in which a plurality of sub-bands having different frequency bands are sequentially used for communications, and includes a multi-band index generation unit 100, a multi-band frequency generation unit 120, a multiplication unit 130, a correlation reception unit 140, and a buffer unit 160.例文帳に追加
本通信システムの受信装置は、周波数帯域が相異なる複数のサブバンドを順次使用して通信を行なう通信環境にて使用され、マルチバンドインデックス発生部100と、マルチバンド周波数発生部120と、乗算部130と、相関受信部140と、バッファ部160と、を含む 。 - 特許庁
In a downstream multistage unit section 48, cooling units 62 and 64 and an adhesion unit 66 are piled up in a multiple stage on the path unit 50, and one or a plurality of buffer units 67(4)-67(6) is piled up in a multiple stage under a path unit 60.例文帳に追加
下流側の多段ユニット部48では、パスユニット50の上に冷却ユニット62,64およびアドヒージョンユニット66が多段に積み重ねられ、パスユニット60の下に1個または複数個のバッファユニット67(4)〜67(6)が多段に積み重ねられる。 - 特許庁
In an upstream multistage unit section 44, heating units 52 and 54 and an adhesion unit 56 are piled up in a multiple stage on a path unit 50 and one or a plurality of buffer units 67(1)-67(3) is piled up in a multiple stage under the path unit 50.例文帳に追加
上流側の多段ユニット部44では、パスユニット50の上に加熱ユニット52,54およびアドヒージョンユニット56が多段に積み重ねられ、パスユニット50の下に1個または複数個のバッファユニット67(1)〜67(3)が多段に積み重ねられる。 - 特許庁
In the data buffer 15, transfer from the JPEG compression unit 14 is suppressed in accordance with the detection result of the stored data amount detection unit 19, and transfer from the JPEG compression unit 14 is started in accordance with the detection result of the transfer data amount detection unit 27.例文帳に追加
データバッファ15では、格納データ量検知部19の結果に応じてJPEG圧縮部14からの転送が抑止され、転送データ量検知部27の結果に応じてJPEG圧縮部14からの転送が開始される。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|