「bus width」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The bus width of the CPU bus is 8 bits and it is different from the number of bits (6 bits) needed for performing the gradation display of respective colors.例文帳に追加

ＣＰＵバスのバス幅は、８ビットであり、各色を階調表示するために必要なビット数（６ビット）と異なる。 - 特許庁

To accurately read effective data in FIFO without depending on a data processing unit when only fragmentary quantity in which effective data storage quantity is less than an output bus width is present in the FIFO by a data processing unit, in the FIFO of input bus width narrower than output bus width.例文帳に追加

入力バス幅＜出力バス幅となるFIFOにおいて、データ処理単位によりFIFO内に有効データ格納量が出力バス幅に満たない半端な量しか存在しない場合に、データ処理単位に依存せずFIFO内有効データを正確に読み出したい。 - 特許庁

For example, initialization of the LCD controller is started every time when a specified time elapses (S5), bus width of a data bus between an LCD and a CPU is set (S6), and a bus width being used is set when a plurality of widths of connection bus with the CPU can be set.例文帳に追加

例えば、所定の時間経過毎にＬＣＤコントローラの初期化を開始し（Ｓ５）、ＬＣＤＣとＣＰＵとのデータバスのバス幅の設定を行い（Ｓ６）、ＣＰＵとの接続バス幅が複数設定できる場合、使用するバス幅の設定を行う。 - 特許庁

For example, if the presentation image is displayed using sprite image data, the bus width for reading the sprite image data from the image data memory is a first bus width.例文帳に追加

例えば、スプライト画像データを使用して演出画像を表示させる場合には、画像データメモリからスプライト画像データを読み出す際のバス幅を第１のバス幅とする。 - 特許庁

A main data bus (1) used commonly for first and second data bit width and a main data bus (2) used only for the second data bit width are arranged for a memory array.例文帳に追加

メモリアレイに対して、第１および第２のデータビット幅に対し共通に用いられるメインデータバス（１）と、第２のデータビット幅においてのみ用いられるメインデータバス（２）を配置する。 - 特許庁

The frequency divider DIV generates the clock with low frequency CLKL from the clock with high frequency CLKH, and the bus interface BSIF is provided with a level shifting function, a data width converting function, a hand shaking function between the bus BS and the bus interface, and the like.例文帳に追加

ＤＩＶは、ＣＬＫＨからＣＬＫＬを生成し、ＢＳＩＦは、レベルシフト機能、データ幅変換機能、およびＢＳとの間のハンドシェイク機能などを備える。 - 特許庁

A memory controller 10 inputs data read successively from the bus to the latch circuit, and the latch circuit outputs them to an inside expansion bus via a bus width expansion circuit.例文帳に追加

メモリコントローラ１０は、バスから順次に読み出されたデータをラッチ回路に入力し、ラッチ回路はバス幅拡張回路を介して内部拡張バスに一斉に出力する。 - 特許庁

To provide compatibility between a DDR transfer system and a bus width doubling system.例文帳に追加

ＤＤＲ転送方式とバス幅倍増方式の両方に対応できるようにする。 - 特許庁

A bus width of the buffer 816 is selected to be a multiple of an interleave stage number of the user data.例文帳に追加

バッファ８１６のバス幅は、ユーザデータのインターリーブ段数の倍数に設定されている。 - 特許庁

A true unidirectional bus is generated by gating the bi-directional bus so as to be a bus exclusive for device output and gating an alternative device input bus to a processor input bus for high performance operation in which high cost for high band width is justified.例文帳に追加

高帯域幅のための高コストが正当化される高性能動作のためには、両方向バスを、デバイス出力専用バスになるようにゲーティングし、代替デバイス入力バスを、プロセッサ入力バスにゲーティングして、真の単一方向バス構造を作る。 - 特許庁

A SCSI bus control part 14 sends a switching indication to a detection system switching part 12 and a bus width switching part 13 to exclude the area where the error occurs from the SCSI bus 3 and thus perform degeneration, for example, by switching the bus width of the SCSI bus 3 from Wide to Narrow or from LVD to SE to continuously transmit data.例文帳に追加

ＳＣＳＩバス制御部１４は、検出方式切替部１２及びバス幅切替部１３に切替指示を出し、エラーが発生した領域をＳＣＳＩバス３から除外することによりＳＣＳＩバス３のバス幅をWideからNarrow、あるいはLVDからSEに切り替えるなどの縮退をしてデータ伝送を継続して実行する。 - 特許庁

A plurality of intermediate storage registers 4 connects the flash bus 2 with the data bus 8 of the microprocessor 3 for performing the width conversion.例文帳に追加

多数の中間記憶装置４は、幅変換の機能をもたらすためにフラッシュ・バス２をマイクロプロセッサ３のデータ・バス８に接続する。 - 特許庁

A pin array of data signals of a DDR-SDRAM with a data bus width of 8 bits uses a pin array of a DDR-SDRAM with a data bus width of 16 bits, the pins of the former using the pins of the latter alternately.例文帳に追加

データバス幅８ビットのＤＤＲ−ＳＤＲＡＭのデータ信号のピン配列は、データバス幅１６ビットのＤＤＲ−ＳＤＲＡＭのピン配列を、１ピンおきに用いている。 - 特許庁

To suppress the reduction of performance due to narrow bus width as much as possible without preparing a memory having excess storage capacity required only for securing the bus width and executing complicated address management.例文帳に追加

バス幅を確保するためのみに必要以上の記憶容量のメモリを持つことなく、複雑なアドレス管理を行わずに、バス幅が狭いことによる性能低下を極力抑える。 - 特許庁

Arbitrary application of ON/OFF control to a jumper switch SE of each circuit module connected to the two signal lines S1, S0 can set the data bus width, which facilitates change of the data bus width.例文帳に追加

信号線Ｓ１，Ｓ０に接続されたジャンパースイッチＳＷを各回路モジュールごとに任意にオン・オフ制御してデータバス幅を設定するため、データバス幅の変更が容易になる。 - 特許庁

Since the data bus width is set by turning a jumper switch SW connected with the signal lines S0, S1 on/off freely for each circuit module, the data bus width can be altered readily.例文帳に追加

信号線Ｓ０，Ｓ１に接続されたジャンパースイッチＳＷを各回路モジュールごとに任意にオン・オフ制御してデータバス幅を設定するため、データバス幅の変更が容易になる。 - 特許庁

In a main substrate 12, a memory bus 20 with a bus width of 32 bits is provided, an extension ROM substrate 24 with a bus width of 32 bits can be attached to an extension socket 22, and one 16 bit ROM 18 is provided as an on-board ROM.例文帳に追加

メイン基板１２には、バス幅が３２bitのメモリバス２０が設けられ、拡張ソケット２２にバス幅が３２bitの拡張ＲＯＭ基板２４の装着が可能であり、オンボードのＲＯＭとして１６bitのＲＯＭ１８が一つ設けられている。 - 特許庁

A memory bus arbitration unit 130 calculates, based on the necessary band width information, a total of necessary band width of a plurality of function blocks 110, and determines whether the total of necessary band width of the plurality of function blocks 110 exceeds an overall band width of a data bus.例文帳に追加

メモリバス調停部１３０は、必要バンド幅情報に基づいて、複数の機能ブロック１１０の必要バンド幅の合計を算出し、複数の機能ブロック１１０の必要バンド幅の合計がデータバスの全体バンド幅を超えているか否かを判定する。 - 特許庁

In the interface card 10, a data storage part 18 is provided, which is connected to a first data bus 20 of a first bit width (for example, 16-bit width) and in which data for a larger second bit width (for example, 32-bit width) than the first bit width can be accumulated.例文帳に追加

インタフェースカード１０は、第一のビット幅（例えば１６ビット幅）の第一データバス２０に接続され第一のビット幅より大きな第二のビット幅（例えば３２ビット幅）分のデータを蓄積可能なデータ記憶部１８を備える。 - 特許庁

To normally execute access to a memory with specified bit width by sharing a control line even in the case of a data bus with bit width equal to or less than the specified bit width by simple structure.例文帳に追加

簡単な構成で所定のビット幅以下のデータバスであっても制御ラインを共有して所定のビット幅のメモリに対するアクセスを正常に実行させることである。 - 特許庁

To solve the problem that the efficiency of memory access deteriorates by a bit width conversion period of data generated when an internal data transfer width is narrower than a data bus width of a DRAM.例文帳に追加

内部のデータ転送バス幅がＤＲＡＭのデータバス幅より小さい場合に生じるデータのビット幅変換期間によるメモリアクセスの効率の低下を解決する。 - 特許庁

This FIFO memory controller comprises a size specifying means 106 capable of setting software specifying an access bus width for the FIFO memory 104, and an external interface means 107 for controlling the access data width to the FIFO memory according the access bus width.例文帳に追加

ＦＩＦＯメモリ１０４に対するアクセスバス幅を指定するソフトウェア設定可能なサイズ指定手段１０６と、アクセスバス幅に応じてＦＩＦＯメモリへのアクセスデータ幅を制御する外部インターフェイス手段１０７とを備える。 - 特許庁

To provide a data bus control device enabling reduction of variation in signal delay amount between bits in a data bus when devices different in bit width are connected to a common data bus.例文帳に追加

共通のデータバスにビット幅が異なるデバイスを接続するとき、データバスにおけるビット間の信号遅延量のばらつきを少なくすることが可能となるデータバス制御装置を提供する。 - 特許庁

To provide an efficient method for fetching out compressed texture data from a memory system as saving bus band width and memory band width.例文帳に追加

バス・バンド幅およびメモリ・バンド幅を節約しながら圧縮されたテクスチャ・データをメモリ・システムから取り出す効率的方法を提供する。 - 特許庁

Bi-directional gates 15-15m input data (D0-Dm) having bus width of 8 bits.例文帳に追加

双方向ゲート１５〜１５ｍはデータ８ビットのバス幅を有するデータ（Ｄ０〜Ｄｍ）４を入力する。 - 特許庁

To provide a memory module usable for devices having different data bus width.例文帳に追加

データバス幅の異なる機器に対して共通に使用することができるメモリーモジュールを提供する。 - 特許庁

A bus control section 8 identifies an access bit width of the slave for access based on an address map.例文帳に追加

バス制御部８は、アドレスマップに基づいて、アクセス対象のスレーブのアクセスビット幅を特定する。 - 特許庁

The boundary value is smaller than the width of a data bus of a processor for installing the saturation processor.例文帳に追加

境界値は飽和処理装置が装着されるプロセッサのデータバス幅より小さな値である。 - 特許庁

Transmitting the variable length frame through a data bus 60 with N bits of data bus width eliminates the need for a plurality of the synchronization detection sections 62.例文帳に追加

このような可変長フレームをデータバス幅Ｎビットのデータバス６０で伝送することにより、同期検出部６２は複数備える必要がない。 - 特許庁

To effectively use a conventionally unused portion in an expansion memory when the expansion memory having a bus width larger than a bus width of a resident memory is connected to a CPU connected with the resident memory.例文帳に追加

レジデントメモリが接続されたＣＰＵに対して、レジデントメモリのバス幅よりも大きいバス幅を有する増設メモリが接続された場合、増設メモリにおける従来未使用の部分を有効に活用する。 - 特許庁

Serial data of each nozzle array is acquired as data in the same order as the stored print data of memory bus width M thus realizing high speed processing while matching the liquid drop ejection timing and the memory bus width M.例文帳に追加

ノズル列毎のシリアルデータが、メモリバス幅Ｍの蓄積する印字データの同じ順番のデータとして取得し、液滴の吐出タイミングとメモリバス幅Ｍとが一致して高速な処理ができる。 - 特許庁

To provide a technology for transferring data in a bus width in a system even if there is a difference between a bit width of a bus for constituting the system and the bit number of a minimum unit of the data treated by a transmitter.例文帳に追加

システムを構成するバスのビット幅と送信元が扱うデータの最小単位のビット数とに食い違いがあっても、システムにおけるバス幅で転送が行える為の技術を提供すること。 - 特許庁

When erase/program verifying operation is performed, the NAND type flash memory device has wider internal data bus width than input/output width of data.例文帳に追加

消去／プログラム検証動作が実行される場合、ＮＡＮＤ型フラッシュメモリ装置は、データの入／出力幅より広い内部データバス幅を有する。 - 特許庁

The bus control section 8 determines whether an access request bit width from master 2, 4 and 6 is wider than the access bit width of the slave for access.例文帳に追加

バス制御部８は、マスタ２，４，６からのアクセス要求ビット幅がアクセス対象のスレーブのアクセスビット幅よりも大きいか否かを判断する。 - 特許庁

When normal read-out operation is performed, a NAND type flash memory device has internal data bus width corresponding to input/output width of data.例文帳に追加

正常な読み出し動作が実行される場合、ＮＡＮＤ型フラッシュメモリ装置は、データの入／出力幅に対応する内部データバス幅を有する。 - 特許庁

To provide a method for transferring data through a bus between a transmitting device and a receiving device, capable of increasing bus band width by removing a null cycle.例文帳に追加

ナルサイクルの除去により、バス帯域幅を増大可能な送信デバイスと受信デバイスとの間でバスを介してデータを転送する方法を提供すること。 - 特許庁

To reduce a frame size by determining the line width of a power bus line according to the current magnitude of the power bus line for supplying power to an organic EL element on a color basis.例文帳に追加

色毎の有機ＥＬ素子に電力を供給する電源バスラインの電流量に応じて、その線幅を決定し額縁寸法を小さくする。 - 特許庁

To enhance throughput of an external memory bus to a case when a continuous read with data size smaller than data bus width of the external memory, etc. is heavily used.例文帳に追加

外付けメモリのデータバス幅より小さいデータサイズによる連続リードなどが多用される場合に対して外付けメモリバスのバススループットを向上させる。 - 特許庁

To provide a memory system suited to band expansion due to the expansion of data bus width by improving the operational speed of a data bus and memory modules to be used for the memory system.例文帳に追加

データバスの動作速度を向上させ、データバス幅の拡張による広帯域化に適したメモリシステム及びこれに用いるメモリモジュールを提供する。 - 特許庁

To enhance throughput of an external memory bus to a case when a continuous read with data size smaller than data bus width of the external memory, etc. is heavily used.例文帳に追加

外付けメモリのデータバス幅より小さいデータサイズによる連続リードなどが多用される場合に対して外付けメモリバスのバススループットを向上させる。 - 特許庁

This data transferring circuit is divided into the bus width of data buses in the data transfer circuit, and each of them is provided with a bus use right.例文帳に追加

本発明によるデータ転送回路は、データ転送回路におけるデータバスのバス幅に分割し、それぞれにバス使用権を設けたことを特徴とする。 - 特許庁

To avoid single read access wasting the band width of the system bus, burst read access of quarter times substitutes for it.例文帳に追加

システムバスのバンド幅を浪費するシングル・リードアクセスを回避し、１／４回のバースト・リード・アクセスにて代行する。 - 特許庁

To provide a method and a device for sharing network band width between devices connected to a bus.例文帳に追加

バスに接続された装置間でネットワーク帯域幅を共有するための方法および装置を提供する。 - 特許庁

To provide a communication memory and a peripheral apparatus capable of interfacing an interface with a standard of such communication transferring data by byte units without limiting a bus width and with any bus width even if the interface has a CPU highly developed by such a bus width of a control means with 16 or 32 bits.例文帳に追加

バイト単位でデータを転送するような通信が規格化されたインターフェースに対して、制御手段のバス幅が１６ビットや３２ビットといった高度なＣＰＵを持つものでもバス幅を制限すること無く任意のバス幅でのインターフェースを可能とする通信メモリおよびペリフェラル機器を提供することを目的とする。 - 特許庁

Even when an ROM module 23 whose data bus width is 32 bits is connected, or an ROM module 23 whose data bus width is 16 bits is connected, an IC 10 for memory control is configured so that the ROM module 23 can be used as an ROM module whose data bus width is 32 bits by a CPU 21.例文帳に追加

メモリ制御用ＩＣ１０を、データバス幅が３２ビットのＲＯＭモジュール２３を接続してもデータバス幅が１６ビットのＲＯＭモジュール２３を接続しても、ＣＰＵ２１に、ＲＯＭモジュール２３を、データバス幅が３２ビットのＲＯＭモジュールとして利用させることが出来るものとして構成しておく。 - 特許庁