「capacitance method」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

To provide aluminum foil for an electrolytic capacitor subjected to satisfactory surface roughening even in d.c. etching and capable of obtaining high electrostatic capacitance, and to provide its production method.例文帳に追加

直流エッチングにおいても良好な粗面化がなされ高い静電容量が得られる電解コンデンサ電極用アルミニウム箔を得る。 - 特許庁

To provide a method of manufacturing a semiconductor device with reduced capacitance components by forming air gaps between the interconnects of integrated circuits.例文帳に追加

集積回路の配線間に空隙を形成することにより、容量成分が低減された半導体装置の製造方法を提供する。 - 特許庁

To provide a lower-surface electrode type solid electrolytic capacitor superior inside electrostatic capacitance, within the outer shape of the same product, as well as to provide a manufacturing method for the capacitor.例文帳に追加

同一製品外形形状内で静電容量すぐれた下面電極型固体電解コンデンサおよびその製造方法を提供する。 - 特許庁

To provide a manufacturing method of an anode foil for aluminum electrolytic capacitors of which capacitance is high with a good leakage current characteristic.例文帳に追加

静電容量が高く、漏れ電流特性が良好となるアルミ電解コンデンサ用陽極箔の製造方法を提供することを目的とする。 - 特許庁

To provide a method for producing a carbon material for an electric double layer capacitor polarizable electrode, which can obtain high electrostatic capacitance.例文帳に追加

高い静電容量を得ることができる新規の電気二重層キャパシタ分極性電極用炭素材料の製造方法を提供する。 - 特許庁

To provide an analysis method for quickly predicting an Li/Me ratio providing a maximum capacitance value by analyzing a positive electrode active material itself.例文帳に追加

正極活物質そのものを解析することで、迅速に容量値が極大となるＬｉ／Ｍｅ比を予測する解析方法を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor device such as a DRAM, having a capacitor capable of obtaining large capacitance in a restricted occupied area.例文帳に追加

限られた占有面積の中で大きな容量値が得られるキャパシタを有するＤＲＡＭ等の半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device which improves the reliability of wiring without increasing capacitance between wirings, and a manufacturing method thereof.例文帳に追加

配線間の容量を増大させることなく、配線の信頼性をさらに向上する半導体装置及びその製造方法を提供する。 - 特許庁

To provide a solid electrolytic capacitor high in capacitance, and small in equivalent series resistance (ESR) and leakage current; and a method of manufacturing the same.例文帳に追加

静電容量が高く、かつ等価直列抵抗（ＥＳＲ）及び漏れ電流が小さい固体電解コンデンサ及びその製造方法を得る。 - 特許庁

To provide a semiconductor device having a capacitor in which lowering of capacitance can be suppressed regardless of scaling-down, and to provide its manufacturing method.例文帳に追加

微細化されてもキャパシタの容量の低下を抑制することができるキャパシタを備えた半導体装置およびその製造方法を提供する。 - 特許庁

To provide a semiconductor device that suppresses an increase in area and comprises a capacitor having a high capacitance value, and to provide a method for manufacturing the semiconductor device.例文帳に追加

面積の増大を抑制しつつ，高い容量値を有する容量素子を備えた半導体装置及びその製造方法を提供する。 - 特許庁

To provide an electrostatic-capacitance input device that suppresses the occurrence of malfunction, and a calculation method of a conductor approach position.例文帳に追加

誤作動の発生を抑制することができる静電容量式入力装置、および導電体の接近位置の計算方法を提供する。 - 特許庁

To provide a method of manufacturing a solid electrolytic capacitor which has a high electrostatic capacitance, a low ESR and a low leakage current, and exhibits a high breakdown voltage.例文帳に追加

静電容量が高く、低ＥＳＲかつ低漏れ電流、高耐電圧を示す固体電解コンデンサの製造方法を提供すること。 - 特許庁

To provide a method of manufacturing a semiconductor device capable of reducing parasitic capacitance so that a good electric characteristics is provided in a high frequency region.例文帳に追加

高周波領域において優れた電気的特性が得られるように、寄生容量を低減し得る半導体装置の製造方法を得る。 - 特許庁

To provide a ferroelectric memory which is made to improve a bitline sensing margin by reducing capacitance between bitlines, and to provide its driving method.例文帳に追加

ビットライン間のキャパシタンスを減らしてビットラインセンシングマージンを向上させるようにした強誘電体メモリ及びその駆動方法を提供する。 - 特許庁

To provide a semiconductor device which is equipped with a capacitance element of high accuracy, as a structure suitable for a fine working process, and a manufacturing method of the device.例文帳に追加

高精度な容量素子を、より微細加工工程に適した構造として備える半導体装置及びその製造方法を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor device with which the occurrence of a bridge film recess or film release is suppressed and inter-wiring capacitance can be reduced.例文帳に追加

ブリッジ膜陥没や膜ハガレの発生を抑制し、配線間容量の低減が可能な半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device which can reduce a burden of man-hours and has stable capacitance elements corresponding to miniaturization, and to provide its manufacturing method.例文帳に追加

工数の負担を軽減し、かつ微細化に応じた安定した容量素子を有する半導体装置及びその製造方法を提供する。 - 特許庁

A method for specifying a contact position of electronic equipment equipped with a plurality of capacitance sensing circuits 50 and a plurality of light sensing circuits 40 is provided.例文帳に追加

複数の容量センシング回路５０および複数の光センシング回路４０を備えた電子機器の接触位置特定方法を提供する。 - 特許庁

To provide a semiconductor device which has a mushroom gate covered with an interlayer insulating film and is suppressed in increase in parasitic capacitance, and to provide a manufacturing method therefor.例文帳に追加

マッシュルームゲートを層間絶縁膜で覆い、かつ寄生容量の増大を抑制した半導体装置およびその製造方法を提供する。 - 特許庁

To provide a method for manufacturing semiconductor devices capable of increasing a capacitance value of its capacitor, as well as being adapted to microfabrication of design rules.例文帳に追加

デザインルール微細化に適応してさらにキャパシタ容量を増加できる半導体装置の製造方法を提供することを目的とする。 - 特許庁

To provide a semiconductor memory integrated circuit for preventing characteristics changes due to capacitance coupling between floating gates, and to provide a method for manufacturing the same.例文帳に追加

浮遊ゲート間の容量結合による特性変動を防止するようにした半導体メモリ集積回路とその製造方法を提供する。 - 特許庁

To provide a method of producing a solid electrolytic capacitor which is improved in capacitance appearance factor by forming a conductive polymer layer through a small number of processes.例文帳に追加

少ない工程にて導電性高分子層を形成し、容量出現率を改善した固体電解コンデンサの製造方法を提供する。 - 特許庁

To provide a manufacturing method for a junction gate field effect transistor having a gate electrode which is free of a parasitic capacitance.例文帳に追加

寄生静電容量が形成され難い構成のゲート電極を備えた接合ゲート型電界効果トランジスタの製造方法を提供する。 - 特許庁

To provide a semiconductor device that reduces a parasitic capacitance of interconnections without increasing the number of manufacturing steps, and to provide its manufacturing method.例文帳に追加

製造工程数を増加させることなく、配線間の寄生容量を低減した半導体装置及びその製造方法を提供する。 - 特許庁

To provide a semiconductor device including a capacitor having improved structural stability and improved capacitance, and to provide a method for manufacturing the device.例文帳に追加

改善された構造的安定性及び向上されたキャパシタンスを有するキャパシタを含む半導体装置及びその製造方法が開示される。 - 特許庁

To provide aluminum foil for electrolytic capacitor electrode in which foil thickness can be increased and higher capacitance can be attained and also to provide its manufacturing method.例文帳に追加

箔厚を厚くしてさらに高容量化することができる電解コンデンサ電極用アルミニウム箔およびその製造方法を提供する。 - 特許庁

To provide a semiconductor device equipped with a capacitor suppressing deterioration of its characteristics and having sufficient capacitance, and to provide a method of manufacturing the same.例文帳に追加

特性の劣化が抑制され、且つ、十分な静電容量を有するキャパシタを備えた半導体装置とその製造方法を提供する。 - 特許庁

To provide a semiconductor device that forms a layer of air between wiring for reducing parasitic capacitance between the wiring, and its to provide manufacturing method.例文帳に追加

配線間に空気層を形成することにより配線間の寄生容量を低減した半導体装置及びその製造方法を提供する。 - 特許庁

To provide a device and a method for distinguishing objects that detects approach of a human body using a noncontact type electrostatic capacitance sensor.例文帳に追加

非接触式の静電容量センサを利用して人体の接近を検出する物体判別装置及び物体判別方法を提供する。 - 特許庁

To provide a capacitor and a manufacturing method thereof capable of achieving microminiaturization and high integration, and increasing capacitance.例文帳に追加

キャパシタの超小型化及び高集積化を達成し、かつ、キャパシタンスを増加させることができるキャパシタ及びその製造方法を提供すること。 - 特許庁

To provide an electrode for an electrolytic capacitor having intrinsic capacitance and a method for forming such an electrode using a vacuum deposition process.例文帳に追加

真空蒸着法による固有静電容量を持つ電解コンデンサ電極、及びそのような電極を形成するための方法を提供する。 - 特許庁

To provide an element structure and a method for manufacturing the same for suppressing an increase of an unnecessary capacitance in the element as small as possible and for improving a transistor characteristic.例文帳に追加

素子内での不要なキャパシタンスの増加を最小限に抑え、トランジスタ性能を改善する素子構造及び方法を提供すること。 - 特許庁

To provide an improved control method and an improved control device of a power semiconductor switch capable of minimizing the effect of parasitic capacitance.例文帳に追加

寄生容量の影響を最少化させることのできる、パワー半導体スイッチの改良された制御方法及び制御装置を提供する。 - 特許庁

To provide a method of increasing the capacitance of an integrated circuit element employing a nano-tube and contrive simplification of the process as well as reduction of the manufacturing cost.例文帳に追加

ナノチューブを用いた集積回路素子の容量を増加させる方法を提供し、プロセスの簡便化および製造コストの引き下げを図る。 - 特許庁

To provide a device and method for measuring capacitance to the ground, which can be used even for a power system or the like having small ωC and small resistance between the ground and it, and also enables easy measurement of the capacitance to the ground even by a user.例文帳に追加

ωＣが小さく、対地間抵抗が小さい電力系統などでも使用することができるとともに使用者でも容易に対地静電容量を測定することができる対地静電容量測定装置および方法を提供する。 - 特許庁

To provide a semiconductor memory which can ensure the value of coupling capacitance between a first conductive layer and a second conductive layer in the same cell while reducing stray capacitance between first conductive layers in respective cells adjacently arranged, and to provide its manufacturing method.例文帳に追加

隣接セルに配置された第一導電層間の浮遊容量を低減し、同一セル内での第一導電層と第二導電層間の結合容量の値を確保可能な半導体記憶装置及びその製造方法を提供する。 - 特許庁

To provide a forming method of an integrated circuit for reducing parasitic capacitance and a leakage current between adjacent conductive wiring, and an integrated circuit capable of reducing the parasitic capacitance and the leakage current between the adjacent conductive wiring.例文帳に追加

本発明は、隣接した導電体配線間の寄生容量とリーク電流とを低減するための集積回路の形成方法および、隣接した導電体配線間の寄生容量とリーク電流とを低減した集積回路を提供する。 - 特許庁

To provide a system and method for measuring a circuit that detects parasitic capacitance, corrects its effect, and obtains a true circuit characteristic, in measuring the circuit where the measurement value is varied by the parasitic capacitance occurring in a measuring environment.例文帳に追加

測定環境において生じる寄生容量により測定値が変動する回路の測定において、寄生容量を検出してその影響を補正し、真の回路特性を得る回路測定システム及び回路測定方法を提供する。 - 特許庁

This designing method comprises (a) a step which varies the capacitance between an input terminal and the output terminal of the transistor of the circuit, and (b) a step which switches among multiple bands by obtaining the resonant frequency of the circuit, in response to the change of the capacitance.例文帳に追加

この設計方法は（ａ）回路トランジスタの入力端と出力端との間の電気容量値を変えるステップと、（ｂ）電気容量値の改変に応じて回路の周波数を得ることによりマルチバンド間で切替えるステップとを備える。 - 特許庁

To provide a liquid crystal display device capable of improving the aperture ratio of a liquid crystal display panel by reducing storage capacitance provided additionally to liquid crystal capacitance in an active matrix type liquid crystal display device, and to provide a drive control method therefor.例文帳に追加

アクティブマトリクス型の液晶表示装置において、液晶容量に付加的に設けられる蓄積容量を削減して、液晶表示パネルの開口率を向上させることができる液晶表示装置及びその駆動制御方法を提供する。 - 特許庁

In a capacitance measuring method wherein a capacitor charged with a voltage supplied by a DC power source and then boosted in a DC/DC converter is measured for capacitance by a microcomputer, the microcomputer performs the measurement by use of an arithmetic expression containing parameters defined according to the capacitance of the capacitor to be measured.例文帳に追加

直流電電から供給された電圧がＤＣ／ＤＣコンバータによって昇圧され、その昇圧された電圧が充電されるコンデンサの容量をマイクロコンピュータを用いて測定するコンデンサ容量測定方法において、前記マイクロコンピュータは、測定されるコンデンサの容量に対応して決められるパラメータを含む演算式によって測定を行う。 - 特許庁

To provide a method for precisely acquiring a body-source or body-drain capacitance of an SOI device which does not have a body contact and to provide evaluation TEG for realizing the method.例文帳に追加

ボディコンタクトを備えていないＳＯＩデバイスのボディ—ソース間若しくはボディ—ドレイン間の容量を正確に求める方法およびこれを実現するための評価用ＴＥＧを提供する。 - 特許庁

To provide a method of manufacturing a high coverage smooth dielectric film having a high permittivity in relation to a method of manufacturing a capacitor dielectric film required, in accordance with the tendency for high capacitance of a semiconductor device.例文帳に追加

半導体装置の大容量化に伴い、キャパシタ誘電膜の製造方法に関し、高い誘電率を有し、かつ高カバレジで平滑な誘電膜の製造方法を提供する。 - 特許庁

To provide a wafer, a wafer manufacturing method and a capacitance type acceleration sensor manufacturing method which reduce an influence of static electricity on a type encapsulated by encapsulation substrates.例文帳に追加

封止用基板で封止されたタイプにおいて静電気の影響を小さくすることができるウエハ、ウエハの製造方法および静電容量式加速度センサの製造方法を提供する。 - 特許庁