「channel polycrystalline」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The polycrystalline semiconductor film, where the main orientation of a surface is nearly vertical to a direction for connecting the source and drain regions is {100}, is preferably adapted to the channel of the semiconductor device, thus obtaining the semiconductor device, having the high-quality polycrystalline semiconductor film on an insulator substrate.例文帳に追加

更に、上記ソースとドレイン領域を結ぶ方向にほぼ垂直な面の主配向が｛１００｝である多結晶半導体膜を半導体装置のチャネルに適応することが、より好ましい。 - 特許庁

Thus, in a junction FET where a p-type polycrystalline Si with which the trench is filled is made a gate region, at least the side wall of the channel region makes contact with the p-type polycrystalline Si gate region without intervening an oxide film therebetween.例文帳に追加

こうして、前記トレンチ溝を充填するｐ型多結晶Ｓｉをゲート領域とする接合ＦＥＴにおいて、少なくとも前記チャネル領域の側壁部分がｐ型多結晶Ｓｉゲート領域と酸化膜を介さずに接する。 - 特許庁

To provide a method of controlling a conformation of polycrystalline silicon formed when a polycrystalline silicon thin film is produced by the SLS crystallization method and a polycrystalline silicone thin film made by the method, and also to provide a TFT having an excellent characteristics free from the dependence of the TFT characteristics on the direction of an active channel, by making use of the polycrystalline silicon thin film produced by the above method.例文帳に追加

ＳＬＳ結晶化法で多結晶シリコン薄膜を製造する場合製造される多結晶シリコンの形状を制御する方法及びこれを利用して製造された多結晶シリコン薄膜の提供並びに、上記製造された多結晶シリコン薄膜を用いてアクティブチャネル方向によるＴＦＴ特性の依存性がない優秀な特性を有するＴＦＴを提供する。 - 特許庁

A channel region 2, a source region 3, and a drain region 4 are formed on a polycrystalline semiconductor layer 1.例文帳に追加

多結晶の半導体層１に、チャネル領域２、ソース領域３、および、ドレイン領域４が形成されている。 - 特許庁

POLYCRYSTALLINE THIN FILM, METHOD OF PRODUCING SAME, AND THIN FILM TRANSISTOR FREE OF DIRECTIONAL DEPENDENCE WITH RESPECT TO ACTIVE CHANNEL PRODUCED BY USING SAME例文帳に追加

多結晶シリコン薄膜、これの製造方法及びこれを利用して製造されたアクティブチャネルに対する方向依存性がない薄膜トランジスタ - 特許庁

A polycrystalline TFT 101 varies in characteristics depending on the volume of crystal grain boundaries 6 contained in the channel region 2.例文帳に追加

チャネル領域２に含まれる結晶粒界６の量によって、多結晶TFT１０１の特性がばらつく。 - 特許庁

METHOD FOR OPTIMIZING CHANNEL CHARACTERISTICS USING MULTIPLE MASKS FOR FORMING LATERALLY CRYSTALLIZED ELA POLYCRYSTALLINE SI FILM例文帳に追加

横方向に結晶化したＥＬＡ多結晶ＳＩ膜を形成するために複数のマスクを使用してチャネル特性を最適化する方法 - 特許庁

To enable a semiconductor device equipped with a transistor in which a channel is formed of thin film polycrystalline silicon to be improved in characteristics.例文帳に追加

薄膜多結晶シリコンをチャネル部に用いたトランジスタを有する半導体装置の特性を向上する。 - 特許庁

To provide an SOI-MISFET which inhibits electrical short circuit due to residual of polycrystalline silicon, increase of parasitic capacitance in a gate electrode and a reverse narrow channel effect.例文帳に追加

ＳＯＩ−ＭＩＳＦＥＴにおいて、多結晶シリコンの残存による電気的な短絡、ゲート電極の寄生容量の増大を防止する。 - 特許庁

Also, in the polycrystalline silicon film, the number of the crystal grain boundary present in the channel region 3C is not smaller than 5.例文帳に追加

また、多結晶シリコン膜において、チャネル領域３Ｃ内の結晶粒界の数が５以上である。 - 特許庁

This manufacturing method of polycrystalline or microstalline TFTs is achieved by doping a certain part of a channel n-type and a certain part of a channel p-type, whereby a p-n junction is formed within a channel.例文帳に追加

これは、ｎ型のある部分およびｐ型のある部分をドーピングすることにより達成され、それによりｐ-ｎ接合をチャネル内に形成する。 - 特許庁

In this flat display device manufactured from this substrate, the channel part of a pixel part transistor channel part is formed of a hydrogenated amorphous silicon film, and the channel part of a drive circuit part transistor is formed of a dehydrogenated polycrystalline (microcrystalline) silicon film.例文帳に追加

この基板から製造される平面表示装置は画素部トランジスタのチャネル部は水素化非晶質シリコン膜で、駆動回路部トランジスタのチャネル部は脱水素化多結晶（微結晶）シリコン膜で構成される。 - 特許庁

After the n-channel MISFET region is masked by a silicon nitride film 6, the polycrystalline SiGe film 7 in the p-channel region is thermally oxidized selectively to increase its Ge concentration.例文帳に追加

ｎチャネルＭＩＳＦＥＴ領域をシリコン窒化膜６によりマスクして、ｐチャネル領域の多結晶ＳｉＧｅ膜７を選択的に熱酸化することにより、そのＧｅ濃度を高くする。 - 特許庁

The semiconductor device has a film transistor in whose channel zone a polycrystalline silicon film is used and where the number of silicon crystal grains included in the channel zone is 2-99.例文帳に追加

半導体装置は、チャネル領域に多結晶ケイ素膜が用いられると共に、該チャネル領域に含まれるケイ素の結晶粒数が２〜９９個である薄膜トランジスタを備える。 - 特許庁

To restrain short channel effects even if the gate length is reduced and to control a threshold voltage by controlling the concentration distribution of impurities inside a channel region of a polycrystalline silicon TFT precisely.例文帳に追加

多結晶シリコンＴＦＴのチャネル領域内の不純物濃度分布を精密に制御して、ゲート長を短くした場合でも短チャネル効果を抑制し、かつ、閾値電圧を制御する。 - 特許庁

To provide a thin film semiconductor device, a differential amplifier, and a display device, which form an n-channel TFT and a p-channel TFT suitable for circuit characteristics on a polycrystalline silicon film without complicating manufacturing processes.例文帳に追加

工程を複雑にすることなく、多結晶シリコン膜に回路特性に適したｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを形成することができる薄膜半導体装置及び差動増幅回路及び表示装置の提供。 - 特許庁

Owing to this, crystal grains are grown in the horizontal direction from the center part of the amorphous channel region toward both end parts to form a polycrystalline channel region.例文帳に追加

それにより、非晶質チャンネル領域の中央部から両端部に向けて結晶粒を横方向成長させて多結晶チャンネル領域を形成する。 - 特許庁

Flat shapes of a polycrystalline silicon layer 4 and an amorphous silicon layer 5 have substantially identical shape, and the amorphous silicon layer 5 has a smaller area than the polycrystalline silicone layer 4 in a first thin-film transistor TFT1, where a channel region has a laminated structure of polycrystalline and amorphous silicones and has a reverse staggered structure.例文帳に追加

チャネル領域が多結晶及び非晶質シリコンの積層構造でかつ逆スタガ構造の第１の薄膜トランジスタＴＦＴ１の前記多結晶シリコン層４と前記非晶質シリコン層５の平面形状を略相似形状とし、かつ前記非晶質シリコン層５を前記多結晶シリコン層４より小面積とした。 - 特許庁

To reduce fixed charges in a gate insulating film and to lower the film forming temperature of a semiconductor polycrystalline film by a direct growing method in order to achieve a bottom gate structure TFT using a directly grown polycrystalline silicon film for a channel layer in order to obtain a display panel with an excellent display performance at a low cost.例文帳に追加

表示性能の優れたディスプレイパネルを安価に得るため、直接成長多結晶シリコン膜をチャネル層に用いたボトムゲート構造TFTを実現するために、ゲート絶縁膜中の固定電荷を低減し、かつ直接成長法による半導体多結晶膜の成膜温度を低温化する。 - 特許庁

The first back surface light shielding film 3 is formed at a position facing the polycrystalline silicon layer 7 of the thin film transistor at least, and the second back surface light shielding film 5 is provided with an opening part 19 on a position facing the channel region of the polycrystalline silicon layer 7.例文帳に追加

第１裏面遮光膜３が少なくとも薄膜トランジスタの多結晶シリコン層７に対向する位置に形成され、第２裏面遮光膜５が多結晶シリコン層７のチャネル領域に対向する位置に開口部１９を有する。 - 特許庁

To provide a method for forming a polycrystalline semiconductor thin film which can enhance carrier mobility while suppressing a variation in characteristic when it is employed in a channel region of a thin film transistor, and to provide a polycrystalline semiconductor thin film, a semiconductor device and a display.例文帳に追加

薄膜トランジスタのチャネル領域に用いた場合にそのキャリア移動度を高め、且つ、特性ばらつきを小さくする多結晶半導体薄膜の製造方法、多結晶半導体薄膜、半導体装置及び表示装置を提供する。 - 特許庁

A semiconductor integrated circuit device forms a memory cell of an n-channel MISFETQ_L including an n-type gate electrode 10N made of a polycrystalline silicon film with impurities having an n-type conductivity type introduced, and an n-channel MISFETQ_H including a p-type gate electrode 10P made of a polycrystalline silicon film with impurities having a p-type conductivity type introduced.例文帳に追加

ｎ型の導電型を有する不純物が導入された多結晶シリコン膜からなるｎ型ゲート電極１０Ｎを備えるｎチャネル型のＭＩＳＦＥＴＱ_Ｌと、ｐ型の導電型を有する不純物が導入された多結晶シリコン膜からなるｐ型ゲート電極１０Ｐを備えるｎチャネル型のＭＩＳＦＥＴＱ_Ｈとからメモリセルを形成する。 - 特許庁

A gate electrode 9n of an (n) channel type MISFETQn and a gate electrode 9p of a (p) channel type MISFETQp and a lower electrode 13 of a capacitive element PIP are formed of a first polycrystalline silicon film 9a, and then an upper electrode 15 of the capacitive element PIP and a resistor 18 of a resistance element R are formed of a second polycrystalline silicon film 15a.例文帳に追加

第１の多結晶シリコン膜９ａによってｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極９ｎと、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極９ｐと、容量素子ＰＩＰの下部電極１３とを形成した後、第２の多結晶シリコン膜１５ａによって容量素子ＰＩＰの上部電極１５と、抵抗素子Ｒの抵抗体１８とを形成する。 - 特許庁

A channel area of a pixel transistor 16 performing switching control over pixels of a display part 12 is formed of a polycrystalline semiconductor and the light sensitivity is made lower than a single-crystal semiconductor to suppress a light leak.例文帳に追加

表示部１２の画素をスイッチング制御する画素トランジスタ１６のチャネル領域を、多結晶の半導体により形成し、単結晶の半導体の場合よりも光感度を低くして、光リークを抑制する。 - 特許庁

Dangling bonds reside in the source/drain region 3 and the channel 4 formed of thin film polycrystalline silicon to deteriorate the transistor in characteristics.例文帳に追加

薄膜多結晶シリコンで形成されたソース・ドレイン領域３及びチャネル部４にはダングリングボンドがあり、トランジスタの特性が劣化する。 - 特許庁

Part of the polycrystalline silicon film 7n is embedded within the groove 13 formed in the silicon substrate 1 to increase the effective channel length of the memory cell transistor.例文帳に追加

多結晶シリコン膜７ｎの一部は、メモリセルトランジスタの実効的なチャネル長を長くために、シリコン基板１に形成された溝１３の内部に埋め込まれている。 - 特許庁

N channel MOSFETs 101, 102 on a P type well region 11 comprise polycrystalline silicon gate electrodes 13a, 13b of practically the same size, respectively, through a gate oxide film 12.例文帳に追加

Ｐ型のウェル領域１１上の各ＮチャネルＭＯＳＦＥＴ１０１，１０２は、ゲート酸化膜１２を介して実質同一寸法の多結晶シリコンゲート電極１３ａ，１３ｂを有する。 - 特許庁

The semiconductor device has a quartz substrate 1, and a plurality of n-type thin-film transistors 10 formed on the substrate 1 and each having a polycrystalline silicon film 5 having a channel region 5c wherein carriers run in the A direction.例文帳に追加

この半導体装置は、石英基板１と、石英基板１上に形成され、Ａ方向にキャリアが流れるチャネル領域５ｃを有する多結晶シリコン膜５を含む複数のｎ型薄膜トランジスタ１０とを備えている。 - 特許庁

To ensure a drain current without an increase in leak current by controlling the short-channel effect of a semiconductor device utilizing an N-type polycrystalline silicon film as a contact plug.例文帳に追加

Ｎ型多結晶シリコン膜をコンタクトプラグに用いた半導体装置のショートチャネル効果を抑制し、リーク電流を増加させることなくドレイン電流を確保する。 - 特許庁

To provide a transistor reduced in off-state current by improving interface properties of highly doped silicon films which constitute a source region and a drain region and a polycrystalline silicon film which constitutes a channel region.例文帳に追加

ソース領域・ドレイン領域を構成する高濃度不純物添加シリコン膜とチャネル領域を構成する多結晶シリコン膜との界面特性を改善し、オフ電流の少ないトランジスタを得る。 - 特許庁

Then a channel area of a driving transistor 18 of a drive part 13 driving the display part 12 is formed of a single-crystal semiconductor and the carrier mobility is made higher than the polycrystalline semiconductor to improve the driving capability.例文帳に追加

そして、表示部１２を駆動する駆動部１３の駆動トランジスタ１８のチャネル領域を単結晶の半導体により形成し、多結晶の半導体の場合よりキャリア移動度を高くして、駆動能力を向上する。 - 特許庁

To provide a method of manufacturing a bottom gate type thin film transistor capable of forming a channel region from a polycrystalline semiconductor having a large grain diameter by a comparatively simple process.例文帳に追加

比較的簡単な工程により、粒径の大きな多結晶半導体からチャンネル領域を形成できる、ボトムゲート型薄膜トランジスタの製造方法を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor device capable of reducing off-current, and in which a polycrystalline semiconductor layer having suppressed variation in characteristics is a channel region.例文帳に追加

オフ電流を低減し、特性ばらつきが抑制された多結晶半導体層をチャネル領域とする半導体装置の製造方法を提供する。 - 特許庁

At annealing, a semiconductor film which is non-meltable in part is left at the thick-film (13a) part, and a polycrystalline silicon film (131) whose crystal grains are large is formed from the projection part of the non-meltable part to at least the channel region.例文帳に追加

それにより、アニールの際に、厚膜(13a)部分に一部非溶融の半導体膜を残し、この非溶融部分の突出部分から少なくともチャネル領域に大結晶粒の多結晶シリコン膜(131)を成長させる。 - 特許庁

A drain high concentration region 10D, a drain low concentration region 11D, a channel region, a source low concentration region 11S and a source high concentration region 10S are defined as in this order, along the first direction inside the surface on a polycrystalline silicon film 3.例文帳に追加

多結晶シリコン膜に、その面内の第１の方向に沿ってドレイン高濃度領域、ドレイン低濃度領域、チャネル領域、ソース低濃度領域、及びソース高濃度領域がこの順番に画定されている。 - 特許庁

A TFT 42 comprises a polycrystalline Si film 24 consisting of a thin film part 16 and a thick film part 18, and at least, the thin film part 16 is used as a channel part 37.例文帳に追加

ＴＦＴ４２は、薄膜部１６と厚膜部１８とを有する多結晶Ｓｉ膜２４からなり、薄膜部１６が少なくともチャネル部３７として用いられものである。 - 特許庁

Since the p-type polycrystalline SiC layer 109 has a relatively large work function, the channel of the MISHFET is depleted even in a zero bias state, and the normally-off operation is generated.例文帳に追加

ｐ型多結晶ＳｉＣ層１０９は仕事関数が相対的に大きいので、ゼロバイアス状態でもＭＩＳＨＦＥＴのチャネルが空乏化されて、ノーマリオフ動作が生じる。 - 特許庁

The complete-depletion type SOI semiconductor device includes an nMOS-type element having a p-type polycrystalline SiGe gate electrode 15, a body region (channel region) 13B made of an n-type semiconductor, a source region 13S, and a drain region 13D.例文帳に追加

ｐ型多結晶ＳｉＧｅゲート電極１５並びにｎ型半導体からなるボディ領域（チャネル領域）１３Ｂ、ソース領域１３Ｓ、ドレイン領域１３Ｄを備えたｎＭＯＳ型素子が含まれる。 - 特許庁

To provide a semiconductor device, having a channel region made of a polycrystalline semiconductor having a small off-leakage and a small unevenness of the off-leakage at each element.例文帳に追加

オフリークが小さく、かつ素子毎のオフリークのばらつきが小さな、多結晶半導体からなるチャネル領域をもつ半導体装置を提供すること。 - 特許庁

When the electrode 250 uses a polycrystalline Si-doped at a high concentration, the electrode becomes a channel feed source and hence n- and p-type devices can be formed according to the conductivity type depending on an impurity.例文帳に追加

また、該ゲート電極は、縦形のチャネル両側に配置し、接合におよぼす電界効果を有効に働かせることができるようにすることで、オフ状態での接合リークを極めて低いものにすることができる。 - 特許庁

A polycrystalline semiconductor film is formed and thereafter, rare gas element ions are selectively implanted, in only the channel formation region of the semiconductor film and the regions in the vicinity of the channel formation region and in such a way, that the center of the range of charged particles in the ions is positioned from the interface under the lower side of the semiconductor film to be within a distance of 10 nm ±10 nm.例文帳に追加

多結晶半導体膜形成後、希ガス元素イオンを半導体膜のチャネル形成領域およびその近傍領域にのみ選択的に、また、飛程中心が該半導体膜の下側界面から１０ｎｍ±１０ｎｍ内になるよう注入する。 - 特許庁

To provide a thin film transistor that can enhance the driving characteristics of the thin film transistor by forming an uneven structure in a semiconductor layer (polycrystalline silicon layer) pattern to increase the channel length at an edge of a channel region, a flat panel display device, and a manufacturing method thereof.例文帳に追加

半導体層（多結晶シリコーン層）パターンに凹凸構造を形成してチャネル領域縁でのチャネル長さを増加させることによってＴＦＴの駆動特性を向上させることができる薄膜トランジスタ、平板表示装置及びその製造方法を提供する。 - 特許庁

To realize a thin film transistor capable of high speed operation by forming a polycrystalline semiconductor film having large grain diameter crystals wherein the positions and the sizes of the crystal grains are stably and efficiently controlled by the irradiation with a laser beam, and by using the polycrystalline semiconductor film for a channel forming region of the thin film transistor.例文帳に追加

レーザ光の照射により安定して効率よく結晶粒の位置とその大きさを制御した大粒径結晶を有する多結晶半導体膜を形成し、さらにその多結晶半導体膜を薄膜トランジスタのチャネル形成領域に用いることにより、高速動作可能な薄膜トランジスタを実現する。 - 特許庁

An n+ drain layer D1 and a polycrystalline silicon film 16 are connected to an electrostatic protection circuit, and a vertical trench type MOS transistor TR1 is provided with the n+ polycrystalline silicon film 16 as a gate, the n+ drain layer D1 as a drain, a first n-well layer 11 as a source, and a first p-well layer 13 as a channel.例文帳に追加

静電保護回路には、Ｎ＋ドレイン層Ｄ１とＮ＋多結晶シリコン膜１６が接続され、Ｎ＋多結晶シリコン膜１６をゲート、Ｎ＋ドレイン層Ｄ１をドレイン、第１のＮウエル層１１をソース、第１のＰウエル層１３をチャネルとする縦型トレンチＭＯＳトランジスタＴＲ１が設けられている。 - 特許庁

To provide a technology for eliminating Fermi pinning and stably decreasing the threshold voltage in a p-channel MOS transistor provided with a gate insulated film consisting or a high dielectric constant material and a gate electrode consisting of polycrystalline silicon.例文帳に追加

高誘電率材料からなるゲート絶縁膜、多結晶シリコンからなるゲート電極を備えるＰチャネルＭＯＳ型トランジスタにおいて、フェルミピニングを解消し、閾値電圧の安定的な低下を提供する技術を提供する。 - 特許庁