「clock module」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The storage unit temporarily stores a first digital audio source signal from the digital microphone module according to the spread-spectrum clock, and outputs the first digital audio source signal according to the clock signal.例文帳に追加

格納ユニットは、スペクトラム拡散クロックに基づきデジタルマイクモジュールからの第一デジタル音源信号を一時記憶し、クロック信号に基づき第一デジタル音源信号を出力する。 - 特許庁

A relay module 5 includes a re-timing circuit 50 for relaying a differential signal transmitted with a pair cable of a harness 4, and a clock 60 for giving an outside clock to a re-timing circuit 50.例文帳に追加

中継モジュール５は、ハーネス４のペアケーブルを伝送される差動信号を中継するリタイミング回路５０と、リタイミング回路５０に外部クロックを与えるクロック６０と、を備える。 - 特許庁

The apparatus includes a pixel clock generating module which generates a reference signal operating at a single video frequency derived from a first clock and the at least one first print engine.例文帳に追加

当該装置は、第１クロック及び少なくとも１つの第１印刷エンジンから導出された単一のビデオ周波数で作動する基準信号を発生する画素クロック発生モジュールを有する。 - 特許庁

In driver data-outputting clock selection parts 102 and driver data control parts 104 which are provided by the number of connected data driver modules, a phase of a driver data in a data driver module unit is adjusted and, at the same time in a driver clock-outputting clock selection part 103 and a driver clock control part 105, a phase of each driver clock is adjusted.例文帳に追加

接続されるデータドライバモジュールの個数だけ備えられたドライバデータ出力用クロック選択部１０２及びドライバデータ制御部１０４において、データドライバモジュール単位でのドライバデータの位相を調整する一方、ドライバクロック出力用クロック選択部１０３及びドライバクロック制御部１０５において、各ドライバクロックの位相を調整する。 - 特許庁

To provide a clock module capable of outputting highly accurate time signal even in a place where reception of a radio wave is difficult.例文帳に追加

電波の受信が困難な場所においても精度の高い時刻信号を出力することができる時計モジュールを提供する。 - 特許庁

To reduce radiation noise caused by the supply of a clock signal to a memory module, and to enable high-speed and stable memory access.例文帳に追加

メモリモジュールへのクロック信号の供給による放射ノイズを低減するとともに、高速で安定したメモリアクセスを実現する。 - 特許庁

An LCD module 102 samples the display data DATA at a leading edge and a falling edge of the driving clock LCLK.例文帳に追加

ＬＣＤモジュール１０２は、駆動クロックＬＣＬＫの立ち上がりエッジと立ち下がりエッジで表示データＤＡＴＡをサンプリングする。 - 特許庁

To provide electronic equipment for safely stopping the supply of a clock to a module without generating any load of software.例文帳に追加

ソフトウェアの負担を招くことなく、安全にモジュールに対するクロックの供給を停止させることができる電子機器を提供する。 - 特許庁

A global positioning system (GPS) system includes a clock module for providing multiple counter values at multiple time points.例文帳に追加

この全地球測位システム（ＧＰＳ）システムは、複数の時点における複数のカウンタ値を提供するためのクロックモジュールを具備する。 - 特許庁

The method includes re-sampling luminance and chrominance data in a re-sampling module to convert the luminance and chrominance data in a 27 MHz clock domain to be in an input clock domain other than 27 MHz of an input clock of the video-capturing device.例文帳に追加

方法はリサンプリング・モジュールで輝度データおよび色差データをリサンプルし、２７ＭＨｚクロック領域における輝度データおよび色差データをビデオ取り込み装置の入力クロックの２７ＭＨｚ以外の領域にあるように変換することを含む。 - 特許庁

The clock recovery circuit 113 controls the oscillation frequency of a local oscillator 105 so as to decrease the clock error signal and its output signal is fed to each demodulation module, and all the demodulation modules are operated by a common clock.例文帳に追加

クロック再生回路１１３では、クロック誤差信号が小さくなるように局部発信器１０５の発信周波数を制御し、その出力信号は各復調モジュールに供給され、全ての復調モジュールは共通のクロックで動作する。 - 特許庁

To provide a method for cascading detachable access modules with which a packet clock can be obtained in each module/decoder without using any dedicated pin for a module/decoder interface.例文帳に追加

本発明は、モジュール／復号器インタフェースに専用ピンを用いることなく各モジュール／復号器でパケットクロックが得られる取外し可能なアクセスモジュールの縦続方法の提供を目的とする。 - 特許庁

The apparatus includes integrally an acceleration sensor module 22 which measures acceleration given to the measuring object; a clock part 24; and an arithmetic device 28 which has a data processing means 38 for performing prescribed signal processing, based on outputs of the acceleration sensor module 22 and the clock part 24.例文帳に追加

測定対象物に加わる加速度を測定する加速度センサモジュール２２と、時計部２４と、加速度センサモジュール２２及び時計部２４の出力に基づいて所定の信号処理を行うデータ処理手段３８を有する演算装置２８を一体的に備える。 - 特許庁

Each blade server module has a reference clock distribution unit mounted on the back plane and adapted to distribute reference clocks and by switching reference clocks by a clock distribution circuit inside each blade server module, synchronization of reference clocks for SMP coupled blade server modules can be established.例文帳に追加

各ブレードサーバモジュールに基準クロックを分配できる基準クロック分配ユニットをバックプレーンに搭載し、各ブレードサーバモジュール内部のクロック分配回路によって基準クロックを切り換えることで、ＳＭＰ結合したブレードサーバモジュールの基準クロックの同期化を可能とする。 - 特許庁

This semiconductor integrated circuit is provided with a CPU (101) as a master module; an IP (107) as a functional module; and a power/clock control bridge (104) for relaying access between the CPU and the IP, and for controlling at least one of power supply and clock supply to the IP.例文帳に追加

マスタモジュールとなるＣＰＵ（１０１）と、機能モジュールであるＩＰ（１０７）と、ＣＰＵとＩＰ間のアクセスを中継すると共に、ＩＰへの電力供給とクロック供給の少なくとも一方を制御する電力・クロック制御ブリッジ（１０４）とを備える。 - 特許庁

Then, in the delay circuits D1-D6, the timing of the clock signal CLK is adjusted for each module so that the switching timings of clock signals CLK1-CLK6 do not overlap each other among the plural modules.例文帳に追加

そして、遅延回路Ｄ１〜Ｄ６では、複数のモジュール間でクロック信号ＣＬＫ１〜ＣＬＫ６のスイッチングタイミングが重ならないように、モジュールごとにクロック信号ＣＬＫのタイミングが調整される。 - 特許庁

After that, flip-flop for fetching the data by a clock signal by inverting the clock signal to be supplied to a module on the data transmitting side is inserted into a data transfer path between the divided modules.例文帳に追加

その後、前記分割したモジュール間のデータ転送経路に、データ送信側のモジュールに供給する前記クロック信号を反転したクロック信号でデータを取り込むフリップフロップを挿入する。 - 特許庁

The clock supply control circuit 50 controls to stop the supply of the clock to the second debug module, when the break mode signal 114 indicates that the CPU is under the break mode.例文帳に追加

クロック供給制御回路５０は、前記ブレークモード信号１１４がＣＰＵがブレーク状態であることを示している場合には第２のデバッグモジュールへのクロックの供給を停止するよう制御する。 - 特許庁

In clock selection, a variable configuration by a register REG in the master module or a semifixed configuration by a digital switch DSW is set.例文帳に追加

クロック選択にはマスタモジュール内のレジスタＲＥＧによる可変設定、またはディジタルスイッチＤＳＷによる半固定設定とする。 - 特許庁

To reduce power consumption by operating a module at frequencies in the vicinity of the lowest operating frequency by making a bus-clock frequency variable.例文帳に追加

バスクロック周波数を変更可能にして、モジュールを最低動作周波数近傍の周波数で動作させ、消費電力を低減する。 - 特許庁

The clock generator circuit 200 generates clocks to be supplied to each functional module of the system LSI having a plurality of functional modules.例文帳に追加

複数の機能モジュールを有するシステムＬＳＩの各機能モジュールに供給するクロックを生成するクロック生成回路２００である。 - 特許庁

A high-level data link controller module (HDLC-IP) 20 performs transfer control of the reception data (serial data) with the use of the reception clock.例文帳に追加

ハイレベル・データ・リンク・コントローラ・モジュール（ＨＤＬＣ−ＩＰ）２０は、受信クロックを使って受信データ（シリアル・データ）の転送制御を行う。 - 特許庁

The synchronizing signal 105 is supplied to the respective modules 110, (110), 112, a gated clock signal 624 is generated from the synchronizing signal and the clock signal of the module in the respective modules and timing is matched with other clock signals with different frequencies by the signal 624.例文帳に追加

同期信号１０５を各モジュール１１０，１１１，１１２に供給し、各モジュール内で同期信号とモジュールのクロック信号とからゲーティッドクロック信号６２４を生成し、この信号６２４により他の異周波数のクロック信号とタイミングを合わせるものである。 - 特許庁

A data input part reads an original logical circuit 102 and timing restriction 101, a clock delay estimation part 113 estimates a clock delay in each module, a pass delay estimation part 112 estimates a pass delay between modules, and a boundary condition generation part 114 determines a boundary condition of each module on the basis of the clock delay and the pass delay.例文帳に追加

元となる論理回路１０２とタイミング制約１０１をデータ入力部１１で読み込み、クロック遅延推定部１１３でモジュール毎のクロック遅延を推定し、パス遅延推定部１１２でモジュール間のパス遅延を推定し、境界条件生成部１１４にてクロック遅延とパス遅延に基づき各モジュールの境界条件を決定する。 - 特許庁

Then, each function module including a starting point and a terminal point of a path and the clock supply region to which the function module belongs are distinguished, and the CS budget value associated with the CT branch point for the pair of the clock supply regions is set to the path (S508).例文帳に追加

そして、パスの始点・終点を含む各機能モジュールと、当該機能モジュールが所属する当該クロック供給領域とを判別し、当該クロック供給領域の対についてのＣＴ分岐点に対応付けられるＣＳ予算値を、当該パスに設定する（Ｓ５０８）。 - 特許庁

The test module is configured to cause the clock input to be provided to the component at a first frequency, and the test module is configured to cause a first test to be performed on the component subsequent to the clock input being provided to the component at the first frequency and the operating system being booted.例文帳に追加

テストモジュールは、第１の周波数でクロック入力をコンポーネントに供給させるように構成され、またテストモジュールは、第１の周波数でクロック入力がコンポーネントに供給され、オペレーティングシステムが起動した後に、第１のテストをコンポーネントに対して実行させるように構成される。 - 特許庁

An asynchronous first-in-first-out (ASYNC FIFO) buffer coupled to the memory module reads data from the memory module in response to a feedback signal generated by feeding back the memory clock signal to the ASYNC FIFO buffer.例文帳に追加

メモリモジュールに接続された非同期先入れ先出しバッファはメモリクロック信号をバッファにフィードバックすることによって生成されるフィードバック信号に応答してメモリモジュールからデータを読み取る。 - 特許庁

Then, the phase adjustment ASV control part 121 compares a phase of a clock signal flowing through the power supply domain A module 110 with a phase of a clock signal flowing through a power supply domain B module 120 to detect a phase difference, and adjusts a power supply voltage to be supplied from a power supply IC 140 to the power supply domain B module 120 so that the phase difference can be reduced.例文帳に追加

すると、位相調整ＡＳＶ制御部１２１は、電源ドメインＡモジュール１１０を流れるクロック信号と、電源ドメインＢモジュール１２０を流れるクロック信号との位相を比較して位相差を検出し、位相差が小さくなるように電源ＩＣ１４０から電源ドメインＢモジュール１２０に供給される電源電圧を調整する。 - 特許庁

In the memory system comprising the memory controller and a memory module mounted with DRAMs, a buffer is mounted on the memory module, the buffer and the memory controller are connected to each other via data wiring, command/address wiring, and clock wiring, the DRAMs and the buffer on the memory module are connected to each other via internal data wiring, internal command/address wiring, and clock wiring.例文帳に追加

メモリコントローラと、ＤＲＡＭを搭載したメモリモジュールとを備えたメモリシステムにおいて、メモリモジュール上にバッファを搭載し、このバッファとメモリコントローラとをデータ配線、コマンド・アドレス配線、及び、クロック配線によって接続し、メモリモジュール上のＤＲＡＭとバッファとを内部データ配線、内部コマンド・アドレス配線、及び、内部クロック配線によって接続した構成を有する。 - 特許庁

To provide an SXO module for providing a synchronized system having redundancy and scalability by eliminating possibility of a clock failure.例文帳に追加

クロックの不具合の可能性を排除し、冗長性及び拡張性を備える同期化システムを提供するためのＳＸＯモジュールを提供する。 - 特許庁

The data processing means 38 performs the signal processing, based on the outputs of the acceleration sensor module 22, the clock part 24 and the position recognizing part 26.例文帳に追加

データ処理手段３８は、加速度センサモジュール２２と時計部２４及び位置認識部２６の出力に基づいて信号処理を行う。 - 特許庁

A CDR circuit 203 has a function which regenerates the data and a clock from the optical module 202 with a timing corresponding to a set rate.例文帳に追加

ＣＤＲ回路２０３は、設定された速度に応じたタイミングで光モジュール２０２からのデータとクロックを再生する機能を備えている。 - 特許庁

To provide a built-in clock type ultra-low power consumption communication module capable of implementing power control without having to depend on signals from the outside.例文帳に追加

外部からの信号に依存しないで電力制御が実現できる時計内蔵型超低消費電力通信モジュールを提供する。 - 特許庁

In the main module side, next seconds carry 'B' on the hour and the clock timing can be adjusted, without having to directly receive the second carry on the hour.例文帳に追加

メインモジュール側は、正時の秒キャリーを直接受け取らなくとも、次回の正時の秒キャリー「Ｂ」とクロックタイミングを合わせることができる。 - 特許庁

To provide a module in which output data can be synchronized accu rately with a clock without being affected by a power source noise.例文帳に追加

電源ノイズに影響されることなく出力データとクロックを正確に同期させることができるモジュールを提供することを目的とする。 - 特許庁

A representative memory card/module in accordance with the present invention includes one or more memory devices, and a memory interface which includes a data bus, a command line, and a clock line.例文帳に追加

本発明による代表的なメモリカード／モジュールは、メモリ装置と、データバス、コマンドライン、及びクロックラインを含むメモリインターフェイスと、を含んでいる。 - 特許庁

A synchronous module synchronizes the clock rate, at which the pixel value is shifted along the image sensor element 14, with the speed of the target 15 moving in the direction 20.例文帳に追加

同期モジュールは、画素値を画像センサエレメント１４に沿ってシフトさせるクロックレートを方向２０に移動するターゲット１５の速度と同期させる。 - 特許庁

To provide a semiconductor integrated circuit with a built-in clock generation circuit and an electronic component for clock generation (SSCG module) in which noise generation is reduced and malfunctions of peripheral circuits and the electronic component or the like can be decreased.例文帳に追加

ノイズの発生が少なく周辺回路や電子部品の誤動作を減少させることができるクロック生成回路を内蔵した半導体集積回路およびクロック生成用電子部品（ＳＳＣＧモジュール）を提供する。 - 特許庁

A wristwatch 1 being one type of an electronic device is a radio wave watch provided with the antenna 20 for receiving a standard radio wave and a clock module, and is provided with: a clock case 10 formed by metal such as a stainless steel and titanium; and the rear lid 12 attached to the bottom surface of the clock case 10.例文帳に追加

電子機器の一種である腕時計１は、標準電波を受信するアンテナ２０と、時計モジュールを備える電波時計であり、ステンレスやチタン等の金属で形成された時計ケース１０と、この時計ケース１０の下面に取り付けられた裏蓋１２とを備えて構成される。 - 特許庁

The feedback module receives a trigger signal of the feedback module of a previous stage and a clock signal, pulls up a level of a first node which becomes a pull-up node, and outputs a feedback signal to a shift register of a previous stage and a trigger signal to the feedback module of a next stage.例文帳に追加

前記フィードバックモジュールは上段のフィードバックモジュールのトリガー信号とクロック信号を受信して、プルアップノードとなる第1のノードのレベルをプルアップし、且つ上段のシフト・レジスタにフィードバック信号を出力し、下段のフィードバックモジュールにトリガー信号を出力する。 - 特許庁

In an electronic clock 100, a mountain-shaped projecting part 11 is formed at a module retention frame 1, and a cutout part 12 corresponding to the bent part of a module-fixing plate 2 is provided at the upper side of the projecting part 11.例文帳に追加

この電子時計１００では、モジュール保持枠１に山形の突起部１１を形成しており、突起部１１の上側にはモジュール固定板２の曲げ部分に対応した切欠部１２が設けられている。 - 特許庁

To eliminate the effect of a clock signal, being fed to an empty memory slot mounting no memory module, on the radiation noise level in a main memory comprising an SDRAM module.例文帳に追加

ＳＤＲＡＭのモジュールにより構成されるメインメモリにおいて、メモリモジュールが搭載されていない空きメモリスロットに供給されているクロック信号に起因した、放射ノイズレベルに及ぼす影響をなくすることを課題とする。 - 特許庁

The system module is further capable of calculating a set of parameters based on the counter values and the time value for each time point, and determining an estimated time value based on the parameters and a present counter value from the clock module.例文帳に追加

システムモジュールは、複数のカウンタ値と各時点に対するタイム値とに基づいて、パラメータ一式を算出し、該パラメータとクロックモジュールの現在のカウンタ値とに基づいて、推定タイム値を決定する機能をさらに有する。 - 特許庁

A computer system comprising a processor configured to cause an operating system to be booted, a test module, and a component coupled to a test module and configured to receive a clock input is provided.例文帳に追加

本発明によれば、オペレーティングシステムを起動させるように構成されたプロセッサ、テストモジュール、およびテストモジュールに接続され、クロック入力を受け取るように構成されたコンポーネントを備えたコンピュータシステムが提供される。 - 特許庁

By this arrangement, the radiation noise caused by the supply of a clock signal to a memory module can be reduced, and high-speed and stable memory access can be achieved.例文帳に追加

これにより、メモリモジュールへのクロック信号の供給による放射ノイズを低減するとともに、高速で安定したメモリアクセスを実現することができる。 - 特許庁