「cs2」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A reference clock generating circuit 101 generates a 1st reference clock regarding transmission to and reception from a base station CS1 and detects error information on timing between a 2nd reference clock regarding transmission to and reception from a base station CS2 and a 2nd reference clock.例文帳に追加

基準クロック生成回路１０１にて、基地局ＣＳ１との送受信に関わる第１の基準クロックを生成するとともに、基地局ＣＳ２との送受信に関わる第２の基準クロックと上記第１の基準クロックとのタイミングの誤差情報を検出する。 - 特許庁

The group III nitride semiconductor laser element 11 has anisotropic thermal expansion coefficients, such as a first thermal expansion coefficient CS1(Ex) of the group III nitride semiconductor laser element 11 is larger than a second thermal expansion coefficient CS2(Ex) of the semiconductor laser element.例文帳に追加

また、III族窒化物半導体レーザ素子１１は、III族窒化物半導体レーザ素子１１の第１の熱膨張係数ＣＳ１（Ｅｘ）が半導体発光素子の第２の熱膨張係数ＣＳ２（Ｅｘ）より大きいことを示す熱膨張係数の異方性を有する。 - 特許庁

A holding capacitor check wiring 26 of the first sub-pixel P1 and the second sub-pixel P2 is formed by bundling and connecting the holding capacitor lines CS1/CS3 and holding capacitor lines CS2/CS4 for the first sub-pixel P1 and the second sub-pixel P2.例文帳に追加

複数の第１副画素Ｐ１及び第２副画素Ｐ２に対応する保持容量ラインＣＳ１・ＣＳ３及び保持容量ラインＣＳ２・ＣＳ４をそれぞれ束ねて接続した第１副画素Ｐ１及び第２副画素Ｐ２の検査用保持容量配線２６を設ける。 - 特許庁

Since the connection sequence is performed in parallel between the mobile station PS and the plurality of base stations CS1 and CS2, the connection sequence can continue with the base station CS even though, for example, a radio wave state deteriorates in the connection sequence to disconnect communication with the other base station CS1.例文帳に追加

これにより、移動局ＰＳと複数の基地局ＣＳ１，ＣＳ２との間で、並行して接続シーケンスが行われるので、例えば接続シーケンス中に電波状態が悪化して基地局ＣＳ１との通信が途絶えても、他の基地局ＣＳ２との間で接続シーケンスを続行することができる。 - 特許庁

The rectification circuit comprises a first current path for driving a transistor Q1 by a constant current element CS1, a second current path for driving a transistor Q2 having short-circuited emitter-base by a constant current element CS2, and a rectification current path on/off controlled by an FET1.例文帳に追加

定電流素子ＣＳ１によってトランジスタＱ１が駆動される第１の電流路と、定電流素子ＣＳ２によってエミッタ−ベース間を短絡したトランジスタＱ２が駆動される第２の電流路と、ＦＥＴ１により断続制御される整流電流路とを備えている。 - 特許庁

The position of a bearing member 7 with respect to a housing 5 is set so that an axial distance between an end face 7a of the bearing member 7 and the inner face of a sealing member 9 is equal to the total of the sum of the widths of the thrust bearing gaps Cs1, Cs2 and the width of a flange portion 3b.例文帳に追加

軸受部材７の端面７ａと封口部材９の内面との間の軸方向寸法が、スラスト軸受隙間Ｃs1、Ｃs2の幅の和とフランジ部３ｂの幅との合計量に等しくなるように、軸受部材７のハウジング５に対する位置が設定されている。 - 特許庁

In a source follower circuit, sources of first and second NMOS transistors Q7 and Q8 are respectively connected to drains of third and fourth NMOS transistors QA and QB, and a constant current source CS2 is connected to both sources of the third and fourth NMOS transistors QA and QB.例文帳に追加

ソースホロワ回路において、第１および第２のＮＭＯＳトランジスタＱ７、Ｑ８のそれぞれのソースに第３および第４のＮＭＯＳトランジスタＱＡ、ＱＢのドレインが接続され、第３および第４のＮＭＯＳトランジスタＱＡ、ＱＢの双方のソースへ定電流源ＣＳ２が接続される。 - 特許庁

The address signal DAD for data transfer is configured of an address signal DADL for data transfer, corresponding to a lower level address(address signal ADL from a CPU 1) and an address signal DADU for data transfer corresponding to a higher level address(chip selection signal CS2 from the CPU 1).例文帳に追加

データ転送用アドレス信号ＤＡＤは、下位アドレス（ＣＰＵ１からのアドレス信号ＡＤＬ）に対応するデータ転送用アドレス信号ＤＡＤＬ、及び上位アドレス（ＣＰＵ１からのチップ選択信号ＣＳ２）に対応するデータ転送用アドレス信号ＤＡＤＵで構成される。 - 特許庁

A tuning method of the digital broadcast receiving apparatus is divided into three broadcast groups of terrestrial wave+BS, CS1 and CS2 and in switching to the CS digital broadcast group, one-action buttons assigned to terrestrial waves are used, so that the number of one-action buttons can be increased from 12 to 24.例文帳に追加

このデジタル放送受信装置の選局方法は、地上波＋ＢＳとＣＳ１、ＣＳ２という３つの放送群に区分し、ＣＳデジタルの放送群に切り替えた時に地上波に割り当てられたワンタッチボタンを使用することで１２個から２４個に増やすことが可能である。 - 特許庁

A filter coefficient calculation part 44 calculates the filter coefficient W2 of the filter 42 for simulating the acoustic transmission system of an audio voice outputted from a speaker 102 and inputted to microphones 10, 12 by utilizing the stored filter coefficient W1 and the various transmittion characteristics CS1 and CS2.例文帳に追加

フィルタ係数計算部４４は、この格納されたフィルタ係数Ｗ１と各種の伝達特性ＣＳ１、ＣＳ２等を用いて、スピーカ１０２から出力されてマイクロホン１０、１２に入力されるオーディオ音声の音響伝達系を模擬するフィルタ４２のフィルタ係数Ｗ２を計算する。 - 特許庁

In the code amount control apparatus 1, an MMU 3 temporarily stores an input bit stream including compression encoded data subjected to compression encoding by the JPEG 2000 system into a storage device 2, reads data OD from the storage device 2 according to control signals CS1, CS2 and outputs the data to a multiplexer section 5.例文帳に追加

符号量制御装置１において、ＭＭＵ３は、ＪＰＥＧ２０００方式で圧縮符号化された圧縮符号化データを含む入力ビットストリームを記憶装置２に一時記憶し、制御信号ＣＳ１，ＣＳ２に従って記憶装置２からデータＯＤを読み出して多重化部５に出力する。 - 特許庁

In this case, (1) the thermoplastic resin of the first protective layer Cs1 has a higher glass transition temperature than that of the thermoplastic resin of the second layer Cs2, or (2) the inorganic particles are contained in the first layer Cs1.例文帳に追加

該熱可塑性樹脂層Ｃｓは、支持体Ｂｓ上に順次積層された第１保護層Ｃｓ１及び第２保護層Ｃｓ２からなり、（１）第１保護層Ｃｓ１を形成する熱可塑性樹脂の方が、第２保護層Ｃｓ２を形成する熱可塑性樹脂よりもガラス転移温度が高いか、又は（２）第１保護層Ｃｓ１に無機粒子が含有されている。 - 特許庁

A relationship between a potential difference between first bit line potential O9 when 'H' data is read from a first ferromagnetic capacitor Cs2 to a first bit line BL0 and second bit line potential P9 when 'L' data is read to the first bit line, and the capacity value of the first ferromagnetic capacitor is obtained.例文帳に追加

第１強誘電体キャパシタＣｓ２から“Ｈ”データを第１ビット線／ＢＬ０へ読み出す時の第１ビット線電位Ｏ９と、第１強誘電体キャパシタから“Ｌ”データを第１ビット線へ読み出す時の第２ビット線電位Ｐ９との電位差と第１強誘電体キャパシタの容量値との関係を求める。 - 特許庁

The display device corrects irregularity of a transistor TR2 and sets gradation by setting a signal level of a signal line SIG after setting the threshold voltage of the transistor TR2 in the capacitor Cs2 for holding a signal level provided between gate sources of the transistor TR2 to the transistor TR2 driving by current the light emitting element 12.例文帳に追加

発光素子１２を電流駆動するトランジスタＴＲ２に対して、そのゲートソース間に設けられた信号レベル保持用のコンデンサＣｓ２にトランジスタＴＲ２のしきい値電圧を設定した後、信号線ＳＩＧの信号レベルを設定することにより、トランジスタＴＲ２のばらつきを補正して階調を設定する。 - 特許庁

The pixel circuit 2 has a transistor Tr5 for compensation, operates in a compensation period set prior to a sampling period, energizes capacity parts Cs1, Cs2, shields energization after resetting potential held by the capacity parts and detects potential difference which appears between a source S and a gate G of the drive transistor Tr2.例文帳に追加

画素回路２は補正用トランジスタＴｒ５を備えており、サンプリング期間に先行して設定された補正期間に動作し、容量部Ｃｓ１，Ｃｓ２に通電して容量部が保持していた電位をリセットした後通電を遮断しドライブトランジスタＴｒ２のソースＳとゲートＧ間に現れる電位差を検出する。 - 特許庁

The bidirectional DC-DC converter 10 includes IGBTs Q1, Q2 and Q3, where shock absorbing capacitors C1, C2 and C3 in parallel, and diodes D1, D2 and D3 in reverse parallel, are connected; smoothing capacitors Cs1 and Cs2; a smoothing reactor Ls; resonant reactors Lr1 and Lr2; and a resonant capacitor Cr.例文帳に追加

双方向ＤＣ−ＤＣコンバータ１０は、緩衝用コンデンサＣ１、Ｃ２、Ｃ３が並列に、ダイオードＤ１、Ｄ２、Ｄ３が逆並列に接続されたＩＧＢＴ Ｑ１、Ｑ２、Ｑ３と、平滑用コンデンサＣｓ１、Ｃｓ２と、平滑用リアクトルＬｓと、共振用リアクトルＬｒ１、Ｌｒ２と、共振用コンデンサＣｒとを備える。 - 特許庁

In a control circuit 102, the duty ratios of control signal Cs1 and Cs2 are made to be 100%, and a first upper stage switching element H1 and a second upper stage switching element H2 contained in a DC-DC converter 106 are always put into an open state, when the first voltage down signal Vd1 is obtained.例文帳に追加

制御回路１０２は、第１の電圧低下信号Ｖｄ１を取得したとき、制御信号Ｃｓ１及びＣｓ２のデューティ比を１００％にして、ＤＣ−ＤＣコンバータ１０６に含まれる第１の上段スイッチング素子Ｈ１又は第２の上段スイッチング素子Ｈ２を常に開状態にする。 - 特許庁

Information of an obstacle detected by a running vehicle MS1 and information of the obstacle detected by a road-side sensor LS are exchanged through an road-vehicle communication system consisting of a road-side machine BSi and a radio machine on the vehicle, and a centralized base station CS2 generates avoidance indication information based on both detected information.例文帳に追加

走行中の車両ＭＳ１で検出した障害の情報と、路側センサＬＳで検出した障害の情報とを、路車間通信システムの路側機ＢＳｉ及び車載無線機からなるを介して交換し、両方の検出情報をもとに集中基地局ＣＳ２が回避指示情報を生成する。 - 特許庁

The rotational speed control circuit for motor comprises capacitors C4, C5 being charged when transistor switches TR3, TR4 are turned on during low speed interval and being discharged through the base of the transistor switch TR3 or TR4 when the transistor switches TR3, TR4 are turned off by control signals CS1, CS2.例文帳に追加

低速期間において、トランジスタスイッチＴＲ３，ＴＲ４がオン状態にあるときに充電され制御信号ＣＳ１，ＣＳ２がトランジスタスイッチＴＲ３，ＴＲ４をオフ状態にする状態になっているときにトランジスタスイッチＴＲ３またはＴＲ４のベースを通して放電するコンデンサＣ４，Ｃ５を設ける。 - 特許庁

When two base stations CS1 and CS2 are cascaded by a signal line 20 in order to secure many information channels, if traffic is large at a master side base station, it is considered that a communication condition at that point of time is better at the master side base station than at a slave side base station.例文帳に追加

情報チャネルを多く確保するため２基の基地局ＣＳ１，ＣＳ２を信号線２０でカスケード接続する場合において、マスター側の基地局でトラフィックが多い場合、その時点における通信条件がマスター側の基地局のほうがスレーブ側基地局よりも良い場合が多いと考えられる。 - 特許庁

The above converter further has inductive circuits (D2, Lr, and T3) which are connected between the above secondary winding and a second load capacitor (Cs2) and generate currents, charge the second load capacitor while a part of the half waves of the resonance currents flows to the secondary winding, and generate second DC voltage (Vs2).例文帳に追加

前記コンバーターは、前記２次巻線と第２の負荷コンデンサー（Ｃｓ２）との間に接続され、電流を生成し、共振電流の半波の一部が２次巻線に流れる間に、第２の負荷コンデンサーを充電し、第２の直流電圧（Ｖｓ２）を生成する誘導性回路（Ｄ２、Ｌｒ、Ｔ３）を更に有する。 - 特許庁

As PMOS transistors Tr13 and Tr14 for source follower use in pixels 10 are used in an ON state all the time with their gates connected to retention capacitance Cs1 and Cs2, only a threshold voltage Vth of the PMOS transistors Tr13 and Tr14 for source follower use is set to +0.5 V, resulting in a normally ON state.例文帳に追加

画素１０内のソースフォロワ用ＰＭＯＳトランジスタＴｒ１３及びＴｒ１４は、ゲートが保持容量Ｃs1、Ｃs2に接続されて常にオン状態で使用されるため、ソースフォロワ用ＰＭＯＳトランジスタＴｒ１３及びＴｒ１４の閾値電圧Ｖthのみが＋０.５Ｖに設定され、ノーマリーオン状態とされる。 - 特許庁

Just after the start of the scanner 100, the servo control module 130 drives the light emitting diode module 120 by controlling the light emitting diode drive module 135 via a first control signal CS1 and then drives the cold cathode fluorescent tube 115 by controlling the cold cathode fluorescent tube drive module 140 via a second control signal CS2.例文帳に追加

スキャナー１００が動き始めたばかりの時、サーボ制御モジュール１３０は、第一制御信号ＣＳ１が発光ダイオード駆動モジュール１３５を制御することにより発光ダイオードモジュール１２０を駆動し、第二制御信号ＣＳ２が冷陰極蛍光管駆動モジュール１４０を制御することにより冷陰極蛍光管１１５を駆動する。 - 特許庁

In a NAND-type EEPROM, wirings CS1, CS2 are newly provided parallel to bit lines BL1, BL2 and disposed so as to be embedded in element isolation regions of an STI structure, and at writing, a prescribed potential Vcs (Vcc<Vcs<Vpass) is given to lessen wrong write of non-selected cells from being written in.例文帳に追加

ＮＡＮＤ型ＥＥＰＲＯＭにおいて、ビット線ＢＬ１，ＢＬ２と平行に位置する配線ＣＳ１，ＣＳ２を新たに設け、且つこの配線をＳＴＩ構造の素子分離領域中に埋め込むように配置し、書き込み時に所定の電位Ｖcs（Ｖcc＜Ｖcs＜Ｖpass）を与えることによって、非選択セルが誤って書き込まれるのを低減することを特徴としている。 - 特許庁

The respective client systems CS1 and CS2, etc., can inspect the game control boards CB of different kinds, the inspection is performed using the inspection program corresponding to the game control board to be an inspection object among the inspection programs sent from the master system through the communication line in the respective client systems, and the inspected result is reported through the communication line to the master system.例文帳に追加

各クライアントシステムＣＳ１，ＣＳ２・・・は種類の異なる遊技制御基板ＣＢの検査が可能であり、各クライアントシステムにおいて、マスターシステムから通信ラインを介して送られた検査プログラムのうちの検査対象となる遊技制御基板に対応した検査プログラムを用いて、その検査を行うとともに、その検査結果を通信ラインを介してマスターシステムに報告するように構成される。 - 特許庁

The mobile communication system includes: a radio wave intensity measuring means 7 for measuring the intensity of radio wave from a radio terminal apparatus PS, which is received by radio base station apparatuses CS1, CS2; and a handover timing detecting means 8 which uses first radio intensity threshold to decide the handover timing when radio wave intensity which is measured by the radio wave intensity measuring means 7 is reduced.例文帳に追加

移動通信システムは、無線基地局装置ＣＳ１，ＣＳ２が受信する無線端末装置ＰＳからの電波強度を計測する電波強度計測手段７と、前記電波強度計測手段７によって計測された電波強度が低下したことを、第一の電波強度閾値を用い手ハンドオーバの契機を判断するハンドオーバ契機検出手段８とを設けた。 - 特許庁

An antenna switch control circuit 20 controls to changeover antenna selector switches (SW1, SW2) 31, 33 provided in an antenna assembly 30 and antenna selector switches (SW3, SW4) 41 and 43 provided in an antenna assembly 40 by a switch changeover signal (CS2, CS3), generated by using a diversity changeover signal (CS1) outputted from the diversity change signal generating circuit 16.例文帳に追加

アンテナ切り換え制御回路２０はダイバーシティ切替信号発生回路１６から出力されるダイバーシティ切替信号（ＣＳ１）を用いて生成したスイッチ切り換え信号（ＣＳ２，ＣＳ３）により上記アンテナ装置３０に設けられたアンテナ切換えスイッチ（ＳＷ１，ＳＷ２）３１，３３、およびアンテナ装置４０に設けられたアンテナ切換えスイッチ（ＳＷ３，ＳＷ４）４１，４３を切り換え制御する。 - 特許庁

The input signal determining circuit 15 selects two of analog signals from the channel designating circuit 10 and inputs them to a comparator 2 based upon comparison select signals COS1 and COS2 and also selects one of the analog signals from the channel designating circuit 10 and inputs it to the comparator 2 together with a reference voltage REF based upon a channel select signal CS2.例文帳に追加

入力信号決定回路１５は、比較選択信号ＣＯＳ１，ＣＯＳ２の状態によって、チャネル選択信号ＣＳ１，ＣＳ２に基づいてチャネル指定回路１０からのアナログ信号のうちのいずれか二つを選択してコンパレータ２に入力したり、チャネル選択信号ＣＳ２に基づいてチャネル指定回路１０からのアナログ信号のうちのいずれか一つを選択して基準電圧ＲＥＦとともにコンパレータ２に入力したりする。 - 特許庁