「delay fault」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

QUALITY EVALUATION METHOD AND GENERATION METHOD FOR DELAY FAULT INSPECTING SERIES, DELAY FAULT SIMULATION METHOD AND DELAY FAULT INSPECTING METHOD例文帳に追加

遅延故障検査系列の品質評価方法、遅延故障検査系列生成方法、遅延故障シミュレーション方法および故障検査方法 - 特許庁

DELAY FAULT TEST QUALITY CALCULATING DEVICE AND METHOD, AND DELAY FAULT TEST PATTERN GENERATING DEVICE例文帳に追加

遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置 - 特許庁

To generate a fault list of a delay fault, a wire breaking fault, and a path delay fault which can be detected by a transient source current testing method with high observableness and a test pattern series.例文帳に追加

可観測性の高い過渡電源電流試験法により、検出可能な遅延故障、断線故障、パス遅延故障と又テストパターン系列との故障リストを生成する。 - 特許庁

To provide a delay fault simulation method capable of evaluating the quality of a delay fault test sequence with a higher precision.例文帳に追加

遅延故障検査系列の品質をより高精度に評価することのできる遅延故障シミュレーション方法を提供する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND DELAY FAULT TEST METHOD THEREFOR例文帳に追加

半導体集積回路装置及びその遅延故障テスト方法 - 特許庁

To provide a scan flip-flop capable of applying two patterns for delay fault test during delay fault test.例文帳に追加

遅延故障試験時に遅延故障試験用の２パタンを印加可能とするスキャンフリップフロップを提供することを目的とする。 - 特許庁

To surely detect a delay fault of a circuit provided with a storage element.例文帳に追加

記憶素子を備える回路の遅延故障を確実に検出する。 - 特許庁

A fault detection rate calculating circuit 8 calculates the fault detection rate of the test pattern from the results of unit-delay simulation and full-delay fault simulation and outputs it to an output file.例文帳に追加

故障検出率計算回路８は、ユニット遅延シミュレーションおよびフル遅延故障シミュレーションの結果によりテストパタンの故障検出率を計算して出力ファイルに出力する。 - 特許庁

To reduce a time for testing delay fault of a memory peripheral circuit.例文帳に追加

メモリ周辺回路に対する遅延故障テストの時間を削減すること。 - 特許庁

To provide a delay fault detection circuit that can reliably detect a delay fault in a test circuit adopting a scan test method.例文帳に追加

スキャンテスト方式を採用するテスト回路において、遅延性故障を確実に検出することができる遅延性故障検出回路を提供する。 - 特許庁

To accurately decide an external fault even if saturation of CT is generated due to the external fault and to reduce delay of decision for an internal fault.例文帳に追加

外部故障でＣＴの飽和が発生しても正しく外部故障の判定ができ、また内部故障に対して判定遅れが小さくなるようにする。 - 特許庁

When the quality of a test sequence for delay faults is evaluated in this manner, the quality of the delay fault test sequence is evaluated with a higher precision by weighting a delay value on a signal path at the time of detecting each delay fault by fault simulation.例文帳に追加

以上のようにして、遅延故障用の検査系列の品質を評価する際に、各遅延故障について、その遅延故障が故障シミュレーションによって検出された際の信号経路上の遅延値を重み付けすることによって、遅延故障検査系列の品質をより高精度に評価する。 - 特許庁

To provide a delay fault test quality calculation method for high-accuracy calculation test quality to delay fault, caused by physical defects and defectiveness that are to be the objects.例文帳に追加

対象とする物理欠陥・不良に起因する遅延故障に対するテスト品質を高精度に算出する遅延故障テスト品質算出方法を提供すること。 - 特許庁

To avoid delay of participation in a game caused by an access fault to an account server.例文帳に追加

アカウントサーバへのアクセス障害に起因して、ゲームへの参加が遅れることを回避する。 - 特許庁

To provide a communication fault detection method by which a software program can efficiently detect a fault without a time delay in data communication adopting time division multiplex for transmission reception on the occurrence of the fault.例文帳に追加

送信受信を時分割多重により行うデータ通信において、異常が発生した場合にその異常をソフトウエアにより効率よく且つ時間遅れ無く検出する。 - 特許庁

To evaluate not only a DC failure or a degeneration fault but also an AC characteristic failure having increasing tendency such as an SI fault (a crosstalk fault, an IR-DROP fault) or a delay fault following miniaturization recently, as an index for performance evaluation of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の出来栄え評価の指標として、近年微細化に伴いＤＣ不良や縮退故障だけでなく、ＳＩ故障（クロストーク故障、ＩＲ-ＤＲＯＰ故障）や遅延故障などの増加傾向にあるＡＣ特性不良を評価する。 - 特許庁

A fault detection circuit having a delay value between the registers of a logic circuit and a delay value which falls within the extent of delay margin to be calculated from delay constraint applied to the logic circuit is generated, and added to the logic circuit.例文帳に追加

論理回路のレジスタ間のディレイ値と、論理回路に与えられるディレイ制約から求められるディレイ余裕度の範囲内に収まるディレイ値を持つ故障検出回路を生成して、論理回路に付加する。 - 特許庁

On the path with large delay has a small temporal margin in a circuit operation in comparison with the path with small delay, and when a delay fault is generated, a test result is easily rejected.例文帳に追加

遅延が大きい経路は、それが小さい経路に比べて回路動作における時間的なマージンが小さく、遅延故障が発生した場合にテスト結果が不合格になりやすい。 - 特許庁

Furthermore, the sum of "actual packet transmission interval of remote system × fault detection multiplier" 61 and "allowable delay time" 62 is defined as a second fault detection time 63.例文帳に追加

また、「リモートシステムのパケット実送信間隔×障害検出乗数」６１と「許容する遅延時間」６２の和を、第２の障害検出時間６３とする。 - 特許庁

Thus, it is highly possible that the fault candidate in which acceptance/rejection of the test result of the actual measurement and magnitude of the delay time follow the above is the true fault.例文帳に追加

そのため、実測のテスト結果の合格／不合格と遅延時間の大小が上記に従う故障候補は、真の故障である可能性が高い。 - 特許庁

To provide a scan test circuit for inserting a test point for improving controllability, where not only a degeneration fault test but also a delay fault test are brought into view.例文帳に追加

縮退故障テストだけでなく遅延故障テストまでも視野に入れた、制御性向上の為のテストポイントを挿入するスキャンテスト回路を提供すること。 - 特許庁

Since the presence of a communication fault is decided on the basis of number of interruption times in this way, the fault occurrence can efficiently be detected without a time delay.例文帳に追加

このように、割込回数で通信異常の有無の判定を行うため、時間遅れなく異常発生を効率的に検出することが可能となる。 - 特許庁

To provide a display system for distribution information that allows a server terminal and a client terminal to easily identify a channel fault, a fault of a data reception terminal and a delay in updated distribution information or the like.例文帳に追加

回線異常やデータ受信端末故障、配信情報の更新遅れ等をサーバ端末、クライアント端末で容易に識別できるようにする。 - 特許庁

The control circuit (140) controls signals selected by the selection circuits (131-134) during path delay fault testing for detecting path delay faults.例文帳に追加

制御回路（１４０）は、経路遅延故障を検出する経路遅延故障テストのときに、選択回路（１３１〜１３４）が選択する信号を制御する。 - 特許庁

By this means the protection unit assumes the role of the fault-related communication unit with very little delay.例文帳に追加

この手段によって保護ユニットは不具合に関連した通信ユニットの役割を、ごくわずかな遅延だけで引き継ぐ。 - 特許庁

In step S4, the fault occurrence degree Pave is compared with a threshold Th and in the case of Pave≥Th, the response delay is estimated to be caused by a route fault, so that a message indicating that the fault occurs to the route is displayed in step S5.例文帳に追加

ステップＳ４では、障害発生度Paveと閾値Thとが比較され、Pave≧Thであれば、経路障害に起因した応答遅れと推定され、ステップＳ５において、経路に障害が発生した旨のメッセージが表示される。 - 特許庁

To provide a voltage fault detector capable of detecting voltage fault even near zero cross and preventing delay to detect voltage fault even at larger voltage distortion.例文帳に追加

ゼロクロス近傍においても、電圧異常を検出できるようにするとともに、電圧歪が大きい場合においても、電圧異常の検出の遅れを抑制することが可能な電圧異常検出装置を提供する。 - 特許庁

To provide a fault detecting method for network that quantitatively determines whether a delay of response to a service request is caused by temporary congestion or route fault when the delay of response is observed.例文帳に追加

サービス要求に対する応答遅れが観測されたときに、これが一時的な輻輳に起因したものであるのか、あるいは経路障害に起因したものであるのかを定量的に判断できるネットワークの障害検出方法を提供する - 特許庁

To provide a semiconductor integrated circuit device or the like performing a delay fault test of a logic existing between two kinds of clock domains having each different operation frequency.例文帳に追加

動作周波数が異なる２種類のクロックドメイン間に存在するロジックの遅延故障テストを可能にする。 - 特許庁

statistical timing verification and delay fault detection by formal signal interaction modeling in a multi-level timing simulator 例文帳に追加

マルチレベル・タイミング・シミュレータにおける形式的信号相互作用モデリングによる統計的タイミング検証と遅れ障害検出 - コンピューター用語辞典

To provide a failure verification device verifying a test pattern related to a fault caused by a delay and shortening the time required for a fault verification.例文帳に追加

遅延が原因となる故障に関してテストパターンを検証することができると共に、故障検証に要する時間を短縮化することができる故障検証装置を提供する。 - 特許庁

To provide an imaging device having a horizontal register transfer pulse generator circuit without generating a fault due to a delay and this generator circuit.例文帳に追加

遅延による不具合の生じない水平レジスタ転送パルスの生成回路及びこの生成回路を有する撮像装置を提供する。 - 特許庁

To control opening characteristic of an engine valve to a safety side, even if a sensor fault or renewal delay of a detection value of a rotation phase is occurred.例文帳に追加

センサ故障や回転位相の検出値の更新遅れがあっても、機関バルブの開特性を安全側に制御できるようにする。 - 特許庁

The switch 1 comprises a switch body 10, a delay open circuit 11 for making opening of the switch body delay after passing a designated time from the ground fault accident, and an operating circuit 12 of the switch body.例文帳に追加

開閉器１は開閉器本体１０と、短絡事故時から所定時間経過後に開閉器本体の開放を遅延させる遅延開放回路１１と、開閉器本体の操作回路１２とからなる。 - 特許庁

To perform a reliable delay fault test by generating a launch clock and a capture clock having an original pulse width in accordance with timing restrictions.例文帳に追加

本来のパルス幅のラウンチクロック及びキャプチャクロックをタイミング制約に応じて発生することにより、確実な遅延故障テストを可能にする。 - 特許庁

To reduce processing delay due to time out detection when a minor fault such as a CRC error occurs in a host-disk device interface.例文帳に追加

ホスト−ディスク装置間インタフェースでＣＲＣエラー等の軽微な障害が発生した場合、タイムアウト検出による処理遅延を短縮する。 - 特許庁

A time difference judging circuit 51 operates a fault indicator 52 for judging that short circuit fault has occurred in some elements within the constant voltage elements ZD when the above tuning delay time length gets over the specified set time.例文帳に追加

時間差判定回路５１は、上記調整遅延時間長が所定の設定時間長を越えたとき定電圧素子ＺＤ内の一部素子に短絡故障が発生したと判定して故障表示器５２を動作させる。 - 特許庁

To provide a MODEM in which the following establishment of communication control is surely performed by preventing an erroneous recognition caused by the delay fault of a tone signal.例文帳に追加

トーン信号の遅延障害による誤認を防止し、以降の通信制御の確立を確実に行うことができる変復調装置を提供すること。 - 特許庁

Then the frame memories 4a, 4b delay the program information longer than a time required for discriminating the program information fault discrimination means 3 or over and output the delayed program.例文帳に追加

そしてフレームメモリ４ａ，４ｂは、番組情報異常判断手段３の判断に要する時間以上、番組情報を遅延して出力する。 - 特許庁

To provide a ring system, which can effectively utilize auxiliary resources to be used in the case of fault or maintenance and reduces a delay difference between active and detour paths at the time of maintenance.例文帳に追加

障害時や保守時に用いる予備資源を有効に利用可能で、保守時に現用パスと迂回パスの遅延差が少ないリングシステムを構築する。 - 特許庁

The detection rate of a delay fault by a test circuit adopting a scan test method can be thus improved in a semiconductor integrated circuit.例文帳に追加

これにより、スキャンテスト方式を採用するテスト回路を用いた半導体集積回路の遅延性故障の検出率を向上させることができる。 - 特許庁

To provide a shaping algorithm self-monitoring system that can overcome a problem of disabling accurate shaping, on the occurrence of a fault in an arithmetic result due to the fault of a hardware logic circuit realizing a CDV(cell delay variation) reduction type algorithm.例文帳に追加

ＣＤＶ削減形アルゴリズムを実現するハードウェア論理回路の異常によって演算結果に異常が生じると、正確なシェーピングが不可能になるという課題を克服するシェーピングアルゴリズム自己監視方式を提供する。 - 特許庁

When received data are read out from the delay memories 29, 30, a selection part 31 selects the system restored from the fault of the transmission line first is selected as an operation system, so that the transmission data can be communicated immediately after the restoration of the fault of the transmission line.例文帳に追加

選択部３１は遅延メモリ２９，３０から受信データが読出されると、伝送路障害が先に復旧した系を運用系に選択することで、伝送路障害が復旧してすぐに伝送データを疎通することができる。 - 特許庁

To prevent a fault diagnosis time of a voltage sensor from becoming longer due to communication delay on the occasion of acquiring a voltage from each cell IC, and also to prevent a detection error from being generated in a detected value by the cell IC due to the communication delay.例文帳に追加

各セルＩＣから電圧を取得する際の通信遅れにより、電圧センサの故障診断時間が長くなるとともに、通信遅れによるセルＩＣでの検出値に検出誤差が発生するという問題を解決する。 - 特許庁

To provide a real time OS that can reduce complicated operations necessary to investigate the cause of a fault due to task wake-up delay and shorten the time necessary to identify the cause of the fault.例文帳に追加

タスクの起床遅延に起因する障害原因を究明するために必要となる繁雑な作業を削減するとともに、当該障害原因を特定するために必要となる時間を短縮することが可能となるリアルタイムＯＳを提供する。 - 特許庁