「distributed circuits」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Each of the circuits are independently adjustable to adjust the gain that is distributed to each of the first and second coils.例文帳に追加

第１及び第２コイルのそれぞれに配分される利得を調整するため、それぞれの回路を独立に調整できる。 - 特許庁

A signal distributor 1 distributes a sound signal and outputs the distributed signals to phase control circuits 21-24 of a phase processor 2.例文帳に追加

信号分配器１は音声信号を分配して位相処理器２の位相制御回路２１〜２４に出力する。 - 特許庁

In this rotary connector, a plurality of conductors 11 connected to a plurality of air-bag circuits are disposed in a distributed manner in a plurality of flexible cables 4, 5.例文帳に追加

複数枚の可撓性ケーブル４，５に、複数のエアバッグ回路に接続される複数の導体１１を分散して配置する。 - 特許庁

To match the impedance of two circuits connected before and after a coupler without the need for addition of a new component and a distributed constant line.例文帳に追加

新たに部品や分布定数線路を追加することなく、カプラの前後に接続される２つの回路のインピーダンスを整合させる。 - 特許庁

To provide a contents delivery system utilizing trunk circuits of hot spots distributed in all regions of the country and a method therefor.例文帳に追加

全国各地に分散するホットスポットの中継回線を利用するコンテンツ配信システム及びその分散配信方法を提供する。 - 特許庁

A harmonic sound component SHT generated by the harmonic sound generation circuit 5 is supplied to the addition circuits 3LF-3RB respectively to be distributed to each channel.例文帳に追加

倍音生成回路５の生成した倍音成分ＳHTを、加算回路３LF〜３RBのそれぞれに供給して各チャンネルに分配する。 - 特許庁

A signal passing each band-pass filter is distributed into two signals, and one distributed signal is delayed by a delay circuit 4, and connected to a selection switch 5 for selecting some one of delay circuits.例文帳に追加

これらバンドパスフィルタを通過した信号を２つの信号に分配し、分配された一方の信号を遅延回路４で遅延させ、この遅延回路のいずれか１つを選択する選択スイッチ５に接続する。 - 特許庁

In case that the number of the distributed constant RC circuits connected in parallel is n pieces, the number of the distributed constant type capacitors connected to the output end of the buffer circuit is one among one pieces to (n-1) pieces.例文帳に追加

並列接続される分布定数型ＲＣ回路の数がｎ個の場合、バッファ回路の出力端に接続される分布定数型容量の数は、１個から（ｎ−１）個の間のいずれかである。 - 特許庁

By turning one of the switch circuits from ON to OFF, a constant current flowing through the input side transistors is not distributed to the input side transistors in which switch circuits are turned OFF.例文帳に追加

このとき、スイッチの１つをＯＮからＯＦＦにすることで、複数の入力側トランジスタに分流されていた定電流がスイッチ回路がＯＦＦにされた入力側トランジスタに分流されなくなる。 - 特許庁

The distributed analogue signal is, based on a headroom having been set to be 26 dB, amplified by the analogue amplification circuits 21 and 22, and is converted to the digital signal of -26 dBFS by the AD conversion circuits 31 and 32.例文帳に追加

分配されたアナログ信号は、２６ｄＢに設定されたヘッドルームに基づいてアナログ増幅回路２１、２２で増幅され、ＡＤ変換回路３１、３２で−２６ｄＢＦＳのデジタル信号に変換される。 - 特許庁

A control unit 11 controls respective circuits in its terminal, and selects a user to which the advertisement is to be distributed according to user information obtained from the position information server 2.例文帳に追加

制御部１１は自端末内の各回路を制御するとともに、位置情報サーバ２から得たユーザ情報を基に広告を配信するユーザを選択する。 - 特許庁

To reduce power consumption when drive data of a display device input from a data source are output and distributed in parallel to a plurality of driving circuits.例文帳に追加

データ源から入力された表示装置の駆動データを複数の駆動回路へ並列に分配出力する場合の消費電力を低減する。 - 特許庁

For a combination in which display signals are distributed by the selector circuits 61, 62, 63,..., with the same timing, two signal lines are wired so that they neighbor each other.例文帳に追加

また、セレクタ回路６１，６２，６３，・・・によって同一のタイミングで表示信号が分配される組み合わせについては２つの信号線を隣接して配線する。 - 特許庁

An analog waveform signal from an analog waveform generating circuit 101 is distributed through a distribution circuit 103 to waveform conversion circuits 104a and 104b.例文帳に追加

アナログ波形発生回路１０１からのアナログ波形信号は分配回路１０３にて分配され、波形変換回路１０４ａ、１０４ｂに入力される。 - 特許庁

Input clock signals ICLK distributed through an input clock supply passage 35 are respectively given to timing regulating circuits 36-o to 36-n.例文帳に追加

入力クロック供給路３５を介して分配された入力クロック信号ＩＣＬＫは、各タイミング調整回路３６−０〜３６−ｎに与えられる。 - 特許庁

To suppress changes in output waveform of a distributed amplifier, which is equipped with a plurality of cascode amplifier circuits composed of source grounded transistors and gate grounded transistors.例文帳に追加

ソース接地トランジスタとゲート接地トランジスタとからなるカスコード増幅回路を複数個備える分布型増幅器の、出力波形の変化を抑制する。 - 特許庁

Besides, this system has a distributor/synthesizer, an amplitude/phase variable antenna power feeding circuit having a plurality of amplitude varying circuits and phase varying circuits for feeding power to the antenna element of the array antenna while changing the amplitude and phase of power distributed by this distributor/synthesizer, and an amplitude/phase control circuit for controlling the amplitude varying circuits and the phase varying circuits.例文帳に追加

また、分配・合成器と、これによって分配される電力の振幅及び位相を変えてアレイアンテナのアンテナ素子へ給電する複数の振幅可変回路及び位相可変回路とを有してなる振幅・位相可変アンテナ給電回路と、振幅可変回路及び位相可変回路を制御する振幅・位相制御回路とを有する構成とする。 - 特許庁

The clock signal CLK is distributed to each of a plurality of the unit chip regions 40 through the first clock wiring network 30, and distributed to a plurality of functional circuits 70, 130 in the identical phase through a plurality of the delay conditioning cells 55.例文帳に追加

クロック信号ＣＬＫは、第一クロック配線網３０を介して複数の単位チップ領域４０のそれぞれへ分配され、複数の遅延調整セル５５を介して複数の機能回路７０、１３０に同位相で分配される。 - 特許庁

Among these filter circuits, the filter circuit 13 includes a distributed constant circuit including resonators Lc, Ld and a centralized constant circuit including a capacitor C32 and a series resonant circuit 13a.例文帳に追加

このうちフィルタ回路１３は、共振器Ｌｃ、Ｌｄを含む分布定数回路と、キャパシタＣ３２と、直列共振回路１３ａを含む集中定数回路を備えている。 - 特許庁

Data, addresses and control signals are distributed to memory arrays 10 and 20 via three MUXs of signal selection circuits controlled by an array selection signal ASEL (clock).例文帳に追加

アレイ選択信号ＡＳＥＬ（クロック）で制御される信号選択回路３個のＭＵＸを介して、各メモリアレイ１０、２０に、データ、アドレス及び制御信号を分配させる。 - 特許庁

To provide a semiconductor integrated circuit device capable of observing the magnitude of the clock skew, distributed to a plurality of clock using circuits requiring the supply of a clock, from the outside.例文帳に追加

クロック供給を必要とする複数のクロック使用回路に分配されるクロックスキューの大小を外部から観測可能とする半導体集積回路装置の提供。 - 特許庁

In the cascade type distributed amplifier configured by parallel connecting a plurality of stages of unit circuits, a damping resistor R_gate is serially inserted between the gate terminal of a gate grounding transistor Q_2 in each of unit circuits and a grounding capacitor C_gate.例文帳に追加

複数段の単位回路を並列接続して構成したカスコード型分布増幅器において、各単位回路中のゲート接地トランジスタＱ２のゲート端子と接地容量Ｃ_ｇａｔｅとの間に直列にダンピング抵抗Ｒ_ｇａｔｅを挿入する。 - 特許庁

The signal distributed to the transmitter 102_1 is directly fed to a modulation circuit 104_1, and the signals distributed to the transmitters 102_2 to 102_n are supplied to delay circuits 103_2 to 103_n and antennas 105_1 to 105_n emit signals whose timings are deviated.例文帳に追加

送信機１０２_１に分配された信号は直接変調回路１０４_１に供給し、送信機１０２_２〜１０２_ｎ分配された信号は、遅延回路１０３_２〜１０３_ｎに供給して、タイミングのずれた信号が、アンテナ１０５_１〜１０５_ｎから放射される。 - 特許庁

Fixed capacitance elements C3 and C4 are connected in series with signal side ends of distributed constant LC resonance circuits D1 and D2, and connected in parallel with variable capacitance elements C1 and C2.例文帳に追加

分布定数型ＬＣ共振回路Ｄ１，Ｄ２の信号側端部に固定容量素子Ｃ３，Ｃ４を直列的に接続し、可変容量素子Ｃ１，Ｃ２を並列的に接続している。 - 特許庁

Each distributed current flows into transistors Q12, Q14 through current mirror circuits 19, 20, respectively, and potentials at nodes Na, Nb are determined corresponding to each voltage drop by resistances R17, R18.例文帳に追加

配分された電流は、カレントミラー回路１９、２０によりトランジスタＱ１２、Ｑ１４に流れ、抵抗Ｒ１７、Ｒ１８の電圧降下に応じてノードＮａ、Ｎｂの電位が定まる。 - 特許庁

The analogue signal inputted in the first audio processing system 11 is distributed to the analogue amplification circuits 21 and 22 of first and second audio processing systems by way of a distribution switch 62.例文帳に追加

第１の音声処理系統１１に入力されたアナログ信号は、分配スイッチ６２を介して第１と第２の音声処理系統のアナログ増幅回路２１、２２に分配される。 - 特許庁

On the other hand, a receiver side R1 consists of buffer circuits 12, 13 that receive the distributed clock 1 and the distributed pulse multiplexed output, and a pulse recovery circuit 14 that recovers the original single clock 3 and the original single clock 4 from the received pulse multiplexed output.例文帳に追加

一方受信側Ｒ１は、分配されたクロック１とパルス多重入力を受信するためのバッファー回路１２、１３と、受信したパルス多重入力から元の単独のクロックであるクロック３及びクロック４を再生するためのパルス再生回路１４とにより構成する。 - 特許庁

A measuring part 7 measures voltages and currents in a plurality of load circuits 5_1, 5_2, 5_3, a distributed power source part 6, and the power distribution system comprising the delivery voltage regulation part 2, the distribution lines 3, the switches 4, load circuits 5 and the distribution power source output part 6.例文帳に追加

また、計測部７は、複数の負荷回路５_１、５_２、５_３等と、分散型電源部６と、送り出し電圧調整部２、配電線路３、開閉器４、負荷回路５及び分散型電源出力部６によりなる配電系統における電圧及び電流に関する値を計測する。 - 特許庁

For such a combination of two signal lines connected respectively to pixel circuits belonging to two adjacent pixel columns where display signals are distributed by selector circuits 61, 62, 63,..., with different timing, two signal lines are wired so that they do not neighbor each other.例文帳に追加

隣接する２つの画素列に属する画素回路にそれぞれ接続される２つの信号線の組み合わせにおいて、セレクタ回路６１，６２，６３，・・・によって異なるタイミングで表示信号が分配される組み合わせについては２つの信号線を隣接しないように配線する。 - 特許庁

The data symbols are given to two cyclic extension circuits 2-1, 2-2 and window function multiplier circuits 3-1, 3-2 on each path, the data symbols through the one path are given to a selector circuit that selects a preamble signal or the data symbol and an adder 6 sums the data symbols distributed to both the paths and provides an output of the sum.例文帳に追加

このデータシンボルは、方路毎に二つのサイクリック・エクステンション回路および窓関数乗算回路に入力され、片方の方路は、プリアンブル信号との切り替えを行うセレクタ回路に入力された後に、両方路に振り分けたデータシンボルを加算器で加算して出力する。 - 特許庁

The user nodes 10 and 20 distribute the input values d1 and d2 to a computing nodes 30a, and the computing nodes 30a, 30b and 30d in which the partial logic circuits are distributed and arranged cooperatively execute calculation processing.例文帳に追加

利用者ノード１０，２０は入力値ｄ１，ｄ２を計算ノード３０ａに配送し、部分論理回路が分散配置された計算ノード３０ａ，３０ｂ，３０ｄは協働して計算処理を実行する。 - 特許庁

Signals generated by the photodetector based on received the first and the second laser beams (Lc, Ld) are distributed to drive control circuits (LPcd, LPdvd) of respective laser beams through one contact (11).例文帳に追加

受光した第１および第２のレーザ光線（Ｌｃ、Ｌｄ）に基づいてフォトディテクタで生成される信号は、１つの接点（１１）を介して、それぞれのレーザ光線の駆動制御回路（ＬＰｃｄ、ＬＰｄｖｄ）に分配される。 - 特許庁

A plurality of circuits each to realize a lighting mode among a plurality of them are distributed so that a temperature at each of the plurality of circuit boards 11, 12 equipped with a member having thermal conductivity differs.例文帳に追加

それぞれが複数の点灯モードのいずれかを実現する複数の回路は、熱伝導性を有する部材を備える複数の回路基板１１，１２のそれぞれにおける温度が異なるように分配されている。 - 特許庁

A current supply passage from the first converting circuit 1 to the motor M can be distributed to a passage through the inverter section 11 and a passage through the switching circuits 12a-12c of each system.例文帳に追加

第１の変換回路１からモータＭに供給される電流の電流供給経路が、インバータ部１１を介した経路と各系統のスイッチング回路１２ａ〜１２ｃを介した経路とに分散可能となっている。 - 特許庁

To provide a distributed simultaneous transmit and receive system accomplishing relay stations without incurring additional overhead associated with relaying and without requiring additional configuration to isolate transmit and receive circuits of the relay stations.例文帳に追加

中継のために余分なオーバーヘッドを発生させることなく、且つ、中継局の送信回路および受信回路を分離するための構成を追加で必要とすることなく、中継局を実現する分散型同時送受信システムを提供する。 - 特許庁

The computer 10 further controls phase shift circuits 15a, 15b and attenuation circuits 16a, 16b so as to generate second fading when the radio frequency signal radiated from a scatterer antenna by changing phases and amplitudes of the respective radio frequency signals generated by signal generators 13a, 13b and distributed by distributors 14a, 14b.例文帳に追加

コンピュータ１０はさらに、信号発生器１３ａ，１３ｂで発生され、分配器１４ａ，１４ｂで分配された各無線周波信号の位相と振幅を変化させることにより、散乱体アンテナから無線周波信号が放射されたとき第２のフェージングを生成するように移相回路１５ａ，１５ｂと減衰回路１６ａ，１６ｂを制御する。 - 特許庁

The synchronization control means 2 is constituted of an external circuit which distributes/outputs a clock signal CLK from a testing apparatus body 1 to the plurality of semiconductor integrated circuits, receives respective test result outputs from the plurality of semiconductor integrated circuits, and suspends outputting of the distributed clock signal CLK, from respective test result output timings to the slowest timing.例文帳に追加

同期化制御手段２は、テスト装置本体１からのクロック信号ＣＬＫを複数の半導体集積回路に分配して出力するとともに、複数の半導体集積回路から夫々テスト結果の出力を受け付けて、分配したクロック信号ＣＬＫの出力を各テスト結果の出力タイミングから最も遅いタイミングまで停止する外付け回路で構成されている。 - 特許庁

Each of the image signal processing circuits 62, 63, 64, 65 performs data conversion of the distributed image signal data into a screen size determined according to a selected projection mode, and adjusts and outputs the position and direction of the divided display screen.例文帳に追加

また、各映像信号処理回路６２，６３，６４，６５においては、分配された映像信号データを、選択された投写モードに従い定められた画面サイズへデータ変換するとともに、表示する分割画面の位置と分割画面の向きを調整して出力する。 - 特許庁

The current adjusting circuits are provided corresponding to terminal pins and a prescribed number of the second output side transistors of the respective circuit are operated in accordance with the prescribed data and distributed currents are respectively adjusted in accordance with the number of transistors being operated.例文帳に追加

そして、この電流調整回路を端子ピン対応に設けてそれぞれの回路の複数の第２の出力側トランジスタを所定のデータに応じて所定個数動作させて、その動作するトランジスタの個数に応じて分配する電流をそれぞれに調整するものである。 - 特許庁

The asynchronous processor core (11) dispenses with a global clock and operates under autonomous or heteronomous distributed control of minimum functional circuits, so that it is not necessary to perform timing design and operation verification at any operating points on the assumption of delay under the worst conditions of all elements and wiring.例文帳に追加

非同期プロセッサ・コア（１１）はグローバル・クロックを不要とし、最小機能回路の自律的又は他律的な分散制御で動作するため、全ての素子と配線における最悪条件下のディレイを前提にした全動作点におけるタイミング設計と動作検証を行う必要がない。 - 特許庁

When the plurality of CMOS output circuits simultaneously perform an output inversion operation, a current decided by the size of both load transistors is distributed to the plurality of the CMOS output circuits, the current flowing to one CMOS output circuit at the time is smaller than the current when only one CMOS output circuit performs an inversion operation and it reduces the through current in a transient response operation as a whole.例文帳に追加

複数のＣＭＯＳ出力回路が同時に出力反転動作すると、複数個のＣＭＯＳ出力回路には双方の負荷トランジスタのサイズで決まる電流が分配され、このとき一つのＣＭＯＳ出力回路に流れる電流は１個のＣＭＯＳ出力回路だけが反転動作するときの電流よりも小さく、これが、過渡応答動作時の貫通電流を全体として少なくする。 - 特許庁

A plurality of frame timing signals are distributed to respective drive channels, and pulse signals with differing drive timing are generated to drive current-drive circuits, whereby a current source for LED driving can be divided into at least two groups, and the start of power supply of each group can be driven at arbitrary timing.例文帳に追加

複数のフレームタイミング信号を各駆動チャンネルに分配して、駆動タイミングの異なるパルス信号生成し、電流駆動回路を駆動させることで、ＬＥＤ駆動する電流源を少なくとも２つのグループに分けることが可能で、かつ、各グループの通電開始を任意のタイミングで駆動させるが可能となる。 - 特許庁

The instrument has a concentrator which multiplexes data conveyed on two or more low-speed circuits from separate links in a network into network data conveyed on a high-speed circuit, and a distributed network analyzer which calculates network statistics from multiplexed network data conveyed on a high-speed circuit.例文帳に追加

本発明の提供する装置は、ネットワークの別々のリンクから複数の低速回線上で搬送されるネットワーク・データを、高速回線上で搬送される多重化ネットワーク・データに多重化する集信装置と、高速回線上で搬送される多重化ネットワーク・データからネットワーク統計値を求める分散型ネットワーク・アナライザと、を有する。 - 特許庁

A synchronous clock within the real time clock device is generated in a synchronous clock generation circuit 16 by a counter value obtained by dividing a reference clock divided by a divider 13, a reference clock from an oscillating circuit 11, or a clock obtained by 1/2-dividing the reference clock by a 1/2 dividing circuit 12, and it is distributed to synchronizing circuits 14 and 18.例文帳に追加

分周器１３で基準クロックを分周したカウンター値と、発振回路１１からの基準クロック、または１／２分周回路１２で基準クロックを１／２分周したクロックにより、同期クロック生成回路１６でリアルタイムクロック装置内部の同期クロックを生成し、これを同期回路１４，１８に分配する。 - 特許庁

A plurality of power-on reset circuits 6 to 9 are arranged so as to be distributed on a circuit layout for a common power source, and the selection from a plurality of power-on reset signals output from them is performed by a switch 16 based on a selection signal applied from the outside, and it is supplied to a reset object circuit part 17.例文帳に追加

共通の電源に対して複数のパワーオンリセット回路６〜９を、回路レイアウト上で分散配置し、それらにより出力される複数のパワーオンリセット信号を、外部より与えられる選択信号に基づき切替器１６が選択して、リセット対象回路部１７に供給可能とする。 - 特許庁