「flops」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Preferably, the step of inserting the test points includes controlling directly scan flip-flops of the circuit in the second time-frame requiring a number of scan flip-flops to be specified in the first time-frame for reducing the number of specified bits to detect transition faults.例文帳に追加

好ましくは、試験点を挿入するステップは、遷移故障を検出するために指定されるビットの個数を減らすために、複数のスキャンフリップフロップが第１時間フレームで指定されることを必要とする回路のスキャンフリップフロップを第２時間フレームに直接に制御することを含む。 - 特許庁

Flip flops (FF) are disposed on a signal path from the circuit unit to the comparison data processing unit and on a signal path from the master data processing unit to the comparator, and both the first and second clock signals are used for the latch clocks of the flip flops in accordance with input signals thereof.例文帳に追加

回路ユニットから比較用のデータ処理ユニットへの信号経路と、マスタのデータ処理ユニットから比較器への信号経路との夫々にラッチ回路（ＦＦ）を配置し、ラッチ回路のラッチクロックにはその入力信号に応じて第１のクロック信号と第２にクロック信号の双方を用いる。 - 特許庁

This time circuit is provided with a common counter 30 constructed by connecting a plurality of flip-flops 7 in series for counting an input clock CLK, and six separate counters 31-36 constructed by connecting a plurality of flip-flops 7 in series for respectively counting an output of the common counter 30.例文帳に追加

この発明は、フリップフロップ７を複数段直列に接続して構成され入力クロックＣＬＫを計数する共通カウンタ３０と、フリップフロップ７を複数段直列に接続して構成され共通カウンタ３０の出力をそれぞれ計数する６つの個別カウンタ３１〜３６とを備えている。 - 特許庁

The differential signal phase difference correcting circuit is provided with independent flip-flops at the positive phase signal input section and the negative phase signal input section of the next stage circuit and these two flip-flops are operated with a clock signal synchronized with a data signal being inputted externally.例文帳に追加

さらに、上記差動信号位相差補正回路は、上記次段回路の正相信入力部および逆相信号入力部それぞれに独立したフリップフロップを有し、上記２つのフリップフロップを外部から入力されるデータ信号に同期したクロック信号で動作させる。 - 特許庁

Selectors S2-S4 are provided to connect directly the inputs of the flip-flops F1-F4 constituting the scan path circuit 23 to an scan input D0, all the flip-flops F1-F4 are set once to the same value (1 or 0 in all), and are shift-output thereafter to specify a failure portion.例文帳に追加

前記スキャンパス回路２３を構成する各フリップフロップＦ２〜Ｆ４の入力をスキャン入力Ｄ０に直結するセレクタＳ２〜Ｓ４を設け、全てのフリップフロップＦ１〜Ｆ４を一旦同じ値（全て「１」または「０」）に設定した後、シフト出力させることで、故障箇所の特定を行う。 - 特許庁

Each scan driving unit consists of a plurality of flip-flops and a plurality of buffer units each receiving an output of the flip-flop as an input.例文帳に追加

各分割走査部は、複数のフリップフロップと複数のフリップフロップの出力を各々入力として有する複数のバッファー部とからなる。 - 特許庁

To provide a semiconductor integrated circuit in which a delay amount of a path between flip-flops can be measured, and to provide a delay measurement method of the semiconductor integrated circuit.例文帳に追加

フリップフロップ間のパスの遅延量を測定することのできる半導体集積回路及びこの遅延測定方法を提供する。 - 特許庁

This circuit is composed of a serial/parallel(s/p) converting part 1, a counter 2, a ROM 3, a selector 4, a selector 5, flip-flops 6 and 7 and a CPU bus 8, etc.例文帳に追加

シリアル−パラレル変換部１、カウンタ２、ＲＯＭ３、セレクタ４、セレクタ５、フリップフロップ６および７、ＣＰＵバス８などから構成される。 - 特許庁

To provide a clock wiring method which reduces variation in a timing margin for data transmission between flip-flops even if OCV (on-chip variation) exists.例文帳に追加

ＯＣＶがあっても、フリップフロップ間のデータ伝達に対するタイミングマージンの変動を少なくすることのできるクロック配線方法を提供する。 - 特許庁

A plurality of circuit blocks without data path dependence with one another include: scan flip-flops for forming a scan chain in a scan test; and combination circuits.例文帳に追加

互いにデータパス依存性のない複数の回路ブロックは、スキャンテスト時にスキャンチェーンを形成するスキャンフリップフロップと組み合わせ回路とを含む。 - 特許庁

Thereafter, the data are shifted on re-changed condition that the timing constraint violation is not generated in the LSI, to thereby specify all the defective flip-flops.例文帳に追加

その後、再びＬＳＩをタイミング制約違反が発生しない条件にし、データをシフトさせて行くことで、不良フリップフロップを全て特定する。 - 特許庁

The reset circuit in the PLL is provided with a series of latches or D flip-flops which are serially connected with each other, and uses these to generate a delay time.例文帳に追加

ＰＬＬ内のリセット回路は、一連の相互接続されたラッチ又はＤフリップフロップを備え、これらを用いて遅延時間を生成する。 - 特許庁

More specifically, the flip flop 2 is divided into three portions and signal wiring is made to the divided flip flops 2.例文帳に追加

クロック信号配線をフリップフロップの周囲を取り囲んだ配線にして、囲まれた配線からフリップフロップまで最短グリッドを使用して配線を行う。 - 特許庁

Flip-flops (101a to 102b) are arranged in accordance with each phase of over-sampling, and selectors (107 and 108) are provided for each pair of phases.例文帳に追加

フリップフロップ（１０１ａ〜１０２ｂ）をオーバーサンプリングの各位相に対応づけて設け、また、一組の各位相毎にセレクタ（１０７，１０８）を設ける。 - 特許庁

Flip-flops FF(1,1)-FF(m,n) shift a test pattern SIN at a timing given by branch clocks CLK1-CLKm at the scan diagnosis mode time.例文帳に追加

フリップフロップＦＦ（１，１）〜ＦＦ（ｍ，ｎ）は、スキャン診断モード時に、テストパターンＳＩＮを分岐クロックＣＬＫ１〜ＣＬＫｍが与えるタイミングでシフトさせる。 - 特許庁

According to the timing constraints after setting, timing is adjusted for a circuit which supplies a signal to the flip-flops (step S405).例文帳に追加

そして、設定した後のタイミング制約に従って、フリップフロップに信号を供給する回路について、タイミング調整を行う（ステップＳ４０５）。 - 特許庁

Low-voltage clock signals SCK_1, SCK_2 are transmitted, and flip-flops F_n are provided immediately following level shifters LS_n so that only part of level shifters operate.例文帳に追加

低電圧のクロック信号ＳＣＫ_1、ＳＣＫ_2が伝送され、レベルシフタＬＳ_nの直後にフリップフロップＦ_nが設けられ、一部のレベルシフタのみが動作する。 - 特許庁

Then, a setting signal SEREN which is another clock is set to a high level to transfer and store the odd-number data in flip-flops F21, F23, ..., F2[n-1].例文帳に追加

その後、別のクロックである設定信号ＳＥＲＥＮをハイレベルにして奇数番目のデータをフリップフロップＦ２１、Ｆ２３、・・・、Ｆ２[n-1]に転送して格納する。 - 特許庁

K-th flip-flop (22-2) as at least one of N flip-flops is disposed in a second line (R2) parallel to the first line (R1).例文帳に追加

Ｎ個のフリップフロップの中の少なくとも１つであるＫ番目のフリップフロップ（２２−２）は、第１の列（Ｒ１）と平行な第２の列（Ｒ２）に配置される。 - 特許庁

In either mode of high speed or low speed, 32-bits data from each of two memory arrays are pre-fetched into respective sets of 32 flip-flops 120.例文帳に追加

高速または低速のいずれのモードにおいても、２つのメモリアレイ各々からの３２ビットのデータは各組の３２個のフリップフロップ１２０中にプリフェッチされる。 - 特許庁

Also, the flip-flops FF1 to FF3 apply 1/5-frequency division to a clock inputted to the clock terminal by feedbacking the output of the flip-flop FF2 to the flip-flop of the first stage.例文帳に追加

また、フリップフロップＦＦ２の出力が１段目のフリップフロップにフィードバックされることによってクロック端子に入力されるクロックを５分周する。 - 特許庁

A determination section 36 determines coincidence between the expected value data stored in respective flip-flops FF1-FFk and outputs of corresponding sense amplifiers SA1-SAk.例文帳に追加

判定部３６は、各フリップフロップＦＦ１〜ＦＦｋに格納される期待値データと、対応するセンスアンプＳＡ１〜ＳＡｋの出力との一致、不一致を判定する。 - 特許庁

The flip-flops U12, U4-U11 are arrayed in the order from the initial stage to the final stage, and each comprises the flip-flop of a master/slave system.例文帳に追加

フリップフロップＵ１２，Ｕ４〜Ｕ１１は、初段から最終段に向けてこの順で配列され、それぞれ、マスタースレイブ方式のフリップフロップにより構成されている。 - 特許庁

In such a case, display elements 6a to 6d show detected states by such a manner that respective flip-flops 4a to 4d output on-pulses.例文帳に追加

このとき、各フリップフロップ４ａ〜４ｄからオンパルスが出力されることで、検出の状態を表示素子６ａ〜６ｄによって表示するようにする。 - 特許庁

A simulation part 4, with a single simulation, collects values of the flip-flops for holding input values to each combined circuit block, as flip-flop data 6.例文帳に追加

シミュレーション部４では、１回のシミュレーションによって各組合せ回路ブロックの入力値を保持するフリップフロップの値をフリップフロップデータ６として収集する。 - 特許庁

Each noise generating circuit 12 has a plurality of FFs (flip-flops) 11 in the small areas, which latch noise pattern data NDATA according to a clock signal CLK.例文帳に追加

各ノイズ発生回路１２は、小エリア内に、クロック信号ＣＬＫに従って、ノイズパターンデータＮＤＡＴＡをラッチする複数のＦＦ（フリップフロップ）１１を有する。 - 特許庁

An exclusive OR is secured via an exclusive OR gate 22 and accordingly the phase difference value is detected for the signals which are latched by the D flip-flops 10 and 12.例文帳に追加

Ｄフリップフロップ１０，１２でラッチされた信号は、排他的論理和ゲート２２で、排他的論理和をとることにより位相差量が検出される。 - 特許庁

To precisely and speedily detect also potential defects at a circuit section interposed between the front-stage and rear-stage flip-flops inside an LSI to be measured.例文帳に追加

被測定ＬＳＩ内部の、前段、後段のフリップフロップ間に介在されてなる回路部分での潜在的欠陥をも高精度に、しかも、高速に検出すること。 - 特許庁

To provide a layout design method of a semiconductor integrated circuit which easily adjusting a clock between flip-flops connected over hierarchy blocks.例文帳に追加

階層ブロック間にまたがって接続されるフリップフロップ間のクロックを容易に調整できる半導体集積回路のレイアウト設計方法を提供する。 - 特許庁

Each of the plurality of clock gating circuits controls connection between the clock input and the scan flip-flops corresponding to the input gating setting data.例文帳に追加

複数のクロックゲーティング回路のそれぞれは、入力されたゲーティング設定データに応じて、クロック入力とスキャンフリップフロップとの接続を制御する。 - 特許庁

In this manner, in scanning tests, a data signal line of the flip flops in the semiconductor device is connected from the center section of the semiconductor device toward the peripheral section.例文帳に追加

このようにスキャンテスト時に半導体素子内のフリップフロップのデータ信号線が半導体素子の中心部から周辺部に向かって接続されるようにする。 - 特許庁

As for a supplying method for a clock signal to each of the flip-flops, a plurality of methods in which adjustment ranges of clock timing time are different are combined to be used.例文帳に追加

各フリップフロップへのクロック信号の供給方法としては、クロックタイミング時刻の調整範囲が異なる複数の方法を組み合わせて用いる。 - 特許庁

To provide a timer circuit capable of greatly lowering the number of flip-flops within an allowable precision range and reducing a circuit scale as a whole.例文帳に追加

許容される精度の範囲内において、フリップフロップの個数を大幅に減少でき、全体として回路規模を小さくできるタイマ回路の提供。 - 特許庁

The harmonic lock detector includes: a plurality of flip-flops configured to sample a plurality of delayed clocks with a characteristic method of this invention; and a logic unit.例文帳に追加

ハーモニックロック検出器は前記遅延クロックを本発明の特徴的な方法でサンプリングする複数個のフリップフロップ及び論理部で構成される。 - 特許庁

To provide a clock layout system and method capable of designing layout while evaluating the level of congestion due to buffer insertion, so that flip-flops are evenly placed.例文帳に追加

バッファ挿入による混雑度を評価したレイアウトが設計でき、Ｆ／Ｆが均等に配置されるクロックレイアウトシステム及びクロックレイアウト方法を提供する。 - 特許庁

Thereafter, in the first operation section 30, a logical operation unit 302 executes logical operations of the inputted values XA, XB held in flip-flops 306, 308.例文帳に追加

その後、第１の演算部３０では論理演算ユニット３０２によりフリップフロップ３０６，３０８に保持した入力値ＸＡ，ＸＢを論理演算する。 - 特許庁

The selector 40 alternately selects output data of the prestage flip flops 10A and 10B by a select signal SL, and transfers the selected output data to the logic circuit.例文帳に追加

セレクタ４０は、セレクト信号ＳＬにより、前段フリップフロップ１０Ａ，１０Ｂの出力データを交互に選択して組み合わせ論理回路３０に転送する。 - 特許庁

The plurality of function blocks each include a plurality of flip flops activated by any of the plurality of clock signals generated by the clock waveform shaping part.例文帳に追加

複数の機能ブロックは、それぞれがクロック波形整形部で生成された複数のクロック信号のいずれかで動作する複数のフリップフロップを有する。 - 特許庁

Flip flops 18 and 20 sample a pair of quadrature phase clock signals according to the transition of the input digital data signal, and generate phase code signals Q1 and Q2.例文帳に追加

フリップ・フロップ18,20は、入力デジタル・データ信号の遷移に応じて１対の直角位相クロック信号をサンプリングして、位相コード信号Q1,Q2を発生する。 - 特許庁

The reset signal is transferred via a transmission path different from an original transmission path of data DA to reset all of the flip-flops.例文帳に追加

本来のデータＤＡの伝達経路と異なる伝達経路を経由してリセット信号を転送し、全てのフリップフロップをリセットすることを特徴とする。 - 特許庁

The clock signal input terminals 14-21 are decided by the scale of the hierarchies 11-13 and the number of flip-flops and latches, etc., inside the hierarchies 11-13.例文帳に追加

クロック信号入力端子１４〜２１は、階層１１〜１３の規模や階層１１〜１３の内部のフリップフロップおよびラッチなどの数により決定される。 - 特許庁

The bias adjustment section BA1 adjusts a DC bias of the flip-flop section to adjust the timing of data transfer between the flop-flops FF1, FF2.例文帳に追加

バイアス調整部ＢＡ１は、フリップフロップ部のＤＣバイアスを調整することにより、フリップフロップＦＦ１、ＦＦ２間でデータがやり取りされるタイミングを調整する。 - 特許庁

Flip flops in the circuit block are connected in series when the data are retreated or restored, and the data are transferred by a route different from one at the normal time.例文帳に追加

回路ブロック中のフリップフロップはデータの退避、リストアを行なうときは直列接続されて通常時とは異なる経路でデータ転送を行なう。 - 特許庁

The timing-analyzing part 2 computes the timing windows of respective flip-flops F0-Fn and adequately sets the delay time of clocks, which drive each of the flip-flops F0-Fn, on the basis of the timing windows, and consequently at least either the total current of the semiconductor integrated circuit or its momentary current is reduced, if necessary.例文帳に追加

タイミング解析部２が、各フリップフロップＦ０〜Ｆｎのタイミングウィンドウを算出し、タイミングウィンドウに基づいて各フリップフロップＦ０〜Ｆｎを駆動するクロックの遅延時間を適切に設定するため、半導体集積回路の総和電流および瞬時電流の少なくとも一方を必要に応じて低減できる。 - 特許庁

If updated setting of the operating power source voltage is performed sequentially toward a low voltage successively, the flip-flops become in malfunctioning states, in the order of 173 →172→171 by time-up errors.例文帳に追加

動作電源電圧を低電圧に向かって、順次、更新設定すれば、フリップフロップ１７３→１７２→１７１の順にタイムアップエラーにより誤動作状態になる。 - 特許庁