「flops」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A memory A and a memory B are memories that correspond to a column 901 in which 1 continuously exists in code parts of an inspection matrix, and are composed of high-speed memories or flip-flops to always receive access.例文帳に追加

メモリAおよびメモリBは検査行列の符号部分の内の連続して１が存在している列901に対応するメモリであり、常にアクセスを受けるため高速なメモリもしくはフリップフロップで構成する。 - 特許庁

D flip-flops M1, M1, M2, and M3 are connected in a line so that data is sequentially transferred while delay parts 32, 34, and 36 are connected to clock signal input ends of the M0, M1, and M2, respectively.例文帳に追加

ＤフリップフロップＭ０，Ｍ１，Ｍ２，Ｍ３は一列で連結してデータが順次伝達されるように構成し，Ｍ０，Ｍ１，Ｍ２の各クロック信号入力端には遅延部３２，３４，３６を各々連結する。 - 特許庁

This data transferring circuit consists of plural flip/flops and uses a signal, which is obtained by deviating one period of a clock signal by a fixed interval regularly, to the clock signal to be distributed to the respective flip-flop.例文帳に追加

本発明のデータ転送回路は、複数のフリップ・フロップから構成され、各フリップ・フロップに分配されるクロック信号に該クロック信号の一周期を規則的に一定間隔ずらした信号を用いる。 - 特許庁

This by-pass control circuit 1 is provided with plural comparators 45-47 which compare the outputs of flip flops 41a-41c for transferring the register number of a destination register Rd on an instruction bus.例文帳に追加

本発明のバイパス制御回路１は、命令バス上のデスティネーション・レジスタＲdのレジスタ番号を転送するフリップフロップ４１ａ〜４１ｃの出力同士を比較する複数のコンパレータ４５〜４７を備えている。 - 特許庁

Two stages of flip-flops 6, 7 perform toggle operations with a clock from a timer oscillator 5 which outputs a clock of the almost identical frequency as the clock, as an input and are reset with the output of the NAND circuit.例文帳に追加

２段のＴ−フリップフロップ６，７は、クロックと略同じ周波数のクロックを出力するタイマー発振器５からのクロックを入力としたトグル動作を行いNAND回路の出力でリセットされる。 - 特許庁

The circuit (213) is connected to the flip-flops (211) and (212), and outputs a clock signal by using the identical element as the selector (205), in order to realize the same delay time as that of the selector (205).例文帳に追加

擬似セレクタ回路は、第２及び第３のＤ型フリップフロップに接続され、上記のセレクタと同一の遅延時間を実現するためにそのセレクタと同一の素子を用いてクロック信号を出力する。 - 特許庁

When plural pieces of coincidence are detected, the by-pass path is set based on the outputs of the flip flops at the initial stage so that it is possible to prevent any failure such as the erroneous input of old data to the source register.例文帳に追加

複数の一致が検出されると、初段側のフリップフロップの出力に基づいてバイパス経路を設定するため、古いデータを誤ってソース・レジスタに入力するような不具合が起きなくなる。 - 特許庁

To provide a method of suppressing flip-flops to be not observable irreducible minimum by masking only a part of scan paths concerning a masking method in a built-in self-checking circuit.例文帳に追加

組み込み自己検査回路におけるスキャンパスのマスク方法に関して、スキャンパスの一部のみをマスクすることにより、観測不能となるフリップフロップを必要最小限に抑える方法を提供する。 - 特許庁

The reset inputs of the set-reset flip-flops (SRFF) 123, 125 are supplied from comparators 147, 149 based on the output of a synthetic ripple regulation circuit using amplifiers 201, 207, 203, 205.例文帳に追加

セットリセットフリップフロップ（ＳＲＦＦ）１２３,１２５のりセット入力はアンプ２０１、２０７、２０３，２０５を用いた合成リップルレギュレーション回路の出力に基づいて、コンパレータ１４７、１４９から供給される。 - 特許庁

The feed-forward circuit 4 has capacitors C1 and C2 connected between respective Q output terminals of flip-flops 11 and 12 inside the frequency phase comparator 1 and the current route of the charge pump circuit 2.例文帳に追加

フィードフォワード回路４は、周波数位相比較器１内のフリップフロップ１１，１２の各Ｑ出力端子とチャージポンプ回路２の電流経路との間に接続された容量素子Ｃ１，Ｃ２を有する。 - 特許庁

A serial-parallel converting circuit 3 is constituted of D flip-flops F/F1 to F/F6 which make data d1 to d6 in one of serial data WDATA which are stored in a ROM 2 a clock signal.例文帳に追加

ＲＯＭ２に格納された１つのシリアルデータＷＤＡＴＡ中のデータｄ１〜ｄ６をクロック信号とするＤフリップフロップＦ／Ｆ１〜Ｆ／Ｆ６からシリアル−パラレル変換回路３を構成する。 - 特許庁

First/second relay flip-flops capture and output the output data of a transmitting flip-flop while being synchronized with first/second transition edges of a third clock having the same frequency as that of a first clock.例文帳に追加

第１および第２中継フリップフロップは、第１クロックと同一の周波数を有する第３クロックの第１および第２遷移エッジに同期して送信フリップフロップの出力データを取り込んで出力する。 - 特許庁

Flip-flops FF1 to FF3 apply 1/4-frequency division to a clock inputted to a clock terminal by feedbacking the output of the flip-flop FF3 of a last stage to the flip-flop FF1 of a first stage.例文帳に追加

フリップフロップＦＦ１〜ＦＦ３は、最終段のフリップフロップＦＦ３の出力が１段目のフリップフロップＦＦ１にフィードバックされることによってクロック端子に入力されるクロックを４分周する。 - 特許庁

Then, the error detection unit detects an error flip-flop based on the input/output of each flip-flop, and creates the reconfiguration information so as to exclude the error flip-flop from the selection flip-flops.例文帳に追加

そして、エラー検出部は、それぞれのフリップフロップの入出力に基づいてエラーフリップフロップを検出し、当該エラーフリップフロップが選択フリップフロップから除外されるように再構成情報を作成する。 - 特許庁

By this share, the number of flip-flops is reduced for area saving.例文帳に追加

半導体装置におけるメモリＢＩＳＴ時のパイプライン用フリップフロップと、スキャンの観測用フリップフロップまたは／およびスキャンの制御用フリップフロップとを共用化することで、フリップフロップ数を削減し、省面積化を図ることができる。 - 特許庁

The frequency division switching unit C includes a plurality of stages of flip-flops FF1-FF3, at least part of the extender part E is constituted of a synchronous counter, and at least another part is constituted of an asynchronous counter.例文帳に追加

分周切り替え部Ｃは複数段のフリップフロップＦＦ１〜ＦＦ３を有し、エクステンダ部Ｅの少なくとも一部を同期型カウンタで構成するとともに、少なくとも一部を非同期型カウンタで構成する。 - 特許庁

This integrated circuit 1 has the memory block 10 having a RAM macro 2, the first and second scanning circuits 7, 8 having a plurality of scanning flip-flops (FF), and a serial access memory BIST circuit 3.例文帳に追加

集積回路１は、ＲＡＭマクロ２を含むメモリブロック１０と、複数のスキャンフリップフロップ（ＦＦ）を有する第１及び第２のスキャン回路７、８と、シリアルアクセスメモリＢＩＳＴ回路３とを有する。 - 特許庁

A second circuit group includes a plurality of scan flip-flops (F11, F13 and F15) belonging to a second clock domain, and includes a second data path (101) which affects the first data path (102) with crosstalk.例文帳に追加

第２回路群は、第２のクロックドメインに属する複数のスキャンフリップフロップ（Ｆ１１、Ｆ１３、Ｆ１５）を備え、第１データパス（１０２）に対してクロストークにより影響を与える第２データパス（１０１）を含む。 - 特許庁

In the respective fuse program circuit, program information and fuse selection information are transferred sequentially by employing scan flip flops (FSSR and PSR) to cut the fuse electrically one by one selectively.例文帳に追加

各ヒューズプログラム回路において、スキャンフリップフロップ（ＦＳＳＲおよびＰＳＲ）を用いてプログラム情報およびヒューズ選択情報を順次転送して、選択的に、１本ずつヒューズを電気的に切断する。 - 特許庁

To make reducible the skew of clock signal between flip-flops(FF) from a clock source through a gated cell and to make suppressible the power consumption in a clock signal part.例文帳に追加

クロックソースからゲーティッドセルを介したFF間のクロック信号のスキューを低減し、且つクロック信号部の消費電力を抑えることができる半導体集積回路装置のレイアウト方法を提供する。 - 特許庁

The flip-flops 105-108 generate the desired window strobe signals STRB1-STRB4, based on the distributed timing pulse TP1 and the distributed timing pulse TP2 and output them.例文帳に追加

フリップフロップ１０５〜１０８は、その振り分けられたタイミングパルスＴＰ１とその振り分けられたタイミングパルスＴＰ２とに基づいて所望のウインドウストローブ信号ＳＴＲＢ１〜ＳＴＲＢ４を生成して出力する。 - 特許庁

First layers being gate electrode layers 21a, 21b, second layers being drain-to-drain connecting layers 31a, 31b and third layers being drain-to- gate connecting layers 41a, 41b form a connecting wiring for flip flops.例文帳に追加

第１層であるゲート電極層２１ａ、２１ｂと、第２層であるドレイン−ドレイン接続層３１ａ、３１ｂと、第３層であるドレイン−ゲート接続層４１ａ、４１ｂと、がフリップフロップ用の接続配線となる。 - 特許庁

Flip-flops 6 and 7 of the memory controller 1 operate with respective clock signals CLK_-A and CLK_-B different in the change of timing at the same period, and fetch the read data from an SDRAM(synchronous dynamic random access memory) 2 at the same period and at different timings.例文帳に追加

メモリコントローラ１のフリップフロップ６，７は、互いに同一周期で変化のタイミングが異なるクロック信号CLK_AとCLK_Bのそれぞれにより動作してＳＤＲＡＭ２からのリードデータを同一周期で異なるタイミングで取り込む。 - 特許庁

Respective pairs of flip flops are disposed at both ends of the pair of output signal lines and the pair of input signal lines, so that phase shift of the pair of signals caused by mismatch of the lengths of the pair of output signal lines can be eliminated.例文帳に追加

出力信号線対および入力信号線対の両端にそれぞれフリップフロップ対を設けたので、これらの信号線対の長さが一致しないことによる信号対の位相差を無くすことができる。 - 特許庁

When the delay test on the output terminal side of the customer-designed circuit 12 and that on the input terminal side of the IP macro 10 are acceptable, a delay between the scanning flip-flops 18 and 14 is determined as satisfactory.例文帳に追加

顧客側設計回路１２の出力端子側の遅延試験及びＩＰマクロ１０の入力端子側の遅延試験が合格であれば、スキャンフリップフロップ１８、１４間の遅延に問題はないと判定する。 - 特許庁

The output of a counter 1 which counts a reference clock CK is inputted to clock input C of first and third flip flops 2 and 4, and the inversion clock of the reference clock CK is inputted to a clock input C of a second flip flop 3.例文帳に追加

基準クロックCKをカウントするカウンタ１の出力を第１及び第３のフリップフロップ２、４のクロック入力Cに受け、基準クロックＣＫの反転クロックを第２のフリップフロップ３のクロック入力Ｃに受ける。 - 特許庁

When Q terminal outputs of D type flip-flops 101 and 102 vary to high level as a reference frequency signal A and a frequency-division signal rise, an RS type flip-flop outputs a low-level reset signal.例文帳に追加

基準周波数信号Ａ、分周信号の立ち上がりに伴いＤ型フリップフロップ１０１、１０２のＱ端子出力がハイレベルに変化すると、ＲＳ型フリップフロップはローレベルのリセット信号を出力する。 - 特許庁

The test circuit 30 comprises the edge detection circuit 1, the edge detection circuit 2, the 2 input Ex-OR circuit EX 1, the flip flops FF 1 to FF 3 with reset functions, and the terminals Pad 1 and Pad 2.例文帳に追加

テスト回路３０には、エッジ検出回路１、エッジ検出回路２、２入力Ｅｘ−ＯＲ回路ＥＸ１、リセット機能付きフリップフロップＦＦ１乃至ＦＦ３、端子Ｐａｄ１、及び端子Ｐａｄ２が設けられている。 - 特許庁

The shift register is made into blocks by a plurality of flip-flops and clock buffers, and a plurality of basic cells which are arranged so that a clock signal is supplied in the reverse direction to a flow of data are arranged in series.例文帳に追加

複数のフリップフロップとクロックバッファでブロック化し、データの流れと反対方向からクロック信号を供給するように配置した基本セルを複数個直列に配置するシフトレジスタにする事を特徴としている。 - 特許庁

To solve the problem that the number of flip flops included per scan chain from the limit of the number of terminals is increased when a circuit scale is large and a test time increases in a semiconductor integrated circuit designed in a shift scan system.例文帳に追加

シフトスキャン方式で設計された半導体集積回路において、回路規模が大きくなると端子数の制限からスキャンチェーン１本あたりに含まれるフリップフロップの数が増加し、テスト時間が増大する。 - 特許庁

An edge detecting circuit which detects the rising or trailing edges of input signals at every pulse interval of measured reference pulse signals is constituted of D-type flip-flops A1, A2, B1, and B2.例文帳に追加

測定基準パルス信号のパルス間隔毎に入力信号の立上りまたは立下りのエッジ検出を行うエッジ検出回路を、リセット条件の異なる２系統のＤ−フリップフロップＡ１，Ａ２，Ｂ１，Ｂ２で構成している。 - 特許庁

A preamble <A> matching detection parts 102a to 102h set output values to "1" when bit values of received data outputted by flip flops 101a to 101i are matched with preamble <A> matching patterns which the preamble <A> matching detection parts 102a to 102h possess.例文帳に追加

プリアンブル〈Ａ〉一致検出部１０２ａ〜１０２ｈは、フリップフロップ１０１ａ〜１０１ｉによって出力された受信データのビット値と自己に保有するプリアンブル〈Ａ〉一致パターンとが一致すれば出力値を「１」にする。 - 特許庁

Therefore, in the scanning test circuit in which the scanning flip-flops 1 are connected in cascade, scan data output is maintained after the scan data are included by the scanning flip-flop in the following step, so that a data holding time can be secured.例文帳に追加

このため、このスキャン用フリップフロップ１を縦列接続したスキャンテスト回路では、次段のスキャン用フリップフロップがスキャンデータを取り込んだのちもスキャンデータ出力を維持するのでデータホールド時間を確保できる - 特許庁

Scan data is set to all scan flip-flops at a lower frequency of different clocks and, when a delay test is conducted, clocks are interrupted so that data is not transferred between different clock domains.例文帳に追加

異なるクロックのうち低い周波数でスキャンデータを全てのスキャンフリップフロップに設定し、遅延テストの実施の際には異なるクロックドメイン間でのデータの転送が発生しないようにクロックを遮断し、遅延テストを実施する。 - 特許庁

The use of a hysteresis characteristic of the magnetoresistive element can provide the comparator 2 with a holding function to dispense with a holding circuit comprising flip-flops which is requisite to an existing flash analog-digital converter.例文帳に追加

磁気抵抗素子のヒステリシス特性を利用することにより比較器２に保持機能を持たせることができ、従来のフラッシュ型アナログデジタル変換器において必要であったフリップ・フロップからなる保持回路を省くことができる。 - 特許庁

Then, the serial data WDATA are converted into parallel data by generating output signals of D flip-flops F/F2, F/F3, F/F5, F/F6 respectively as control signals W1, W2, D1, D2.例文帳に追加

そして、ＤフリップフロップＦ／Ｆ２・Ｆ／Ｆ３・Ｆ／Ｆ５・Ｆ／Ｆ６の出力信号をそれぞれ制御信号Ｗ１・Ｗ２・Ｄ１・Ｄ２として生成することにより、シリアルデータＷＤＡＴＡをパラレルデータに変換する。 - 特許庁

When a control circuit 5A detects that a valid data transmission signal Treq is '1', a transfer circuit A5 masks a clock signal clk and makes flip flops F3 and F2 constituting a transfer means to stop states.例文帳に追加

転送回路Ａ５は、その制御回路５Ａが有効データ送信信号Ｔreqが‘１’であることを検出したときに、クロック信号clkをマスクして、転送手段を構成するフリップフロップＦ３,Ｆ２を停止状態にする。 - 特許庁

An OR circuit Z1 and an AND circuit Z2 feedback the output of the flip-flop FF3 of the last stage to the flip-flop of the first stage in accordance with a control signal S and outputs of flip-flops FF3 to FF5.例文帳に追加

ＯＲ回路Ｚ１，ＡＮＤ回路Ｚ２は、制御信号Ｓ、フリップフロップＦＦ３〜ＦＦ５の出力に応じて、最終段のフリップフロップＦＦ３の出力を１段目のフリップフロップＦＦ１にフィードバックする。 - 特許庁

A connection circuit having a multiple stage paper feeding device is provided with detection circuits 11-14 corresponding to each option paper feeding part, with each detection circuit comprising flip flops 16-19, transistors 20-22, or the like.例文帳に追加

多段給紙装置を有する接続回路であり、各オプション給紙部に対応する検知回路１１〜１４が設けられ、それぞれの検知回路はフリップフロップ１６〜１９とトランジスタ２０〜２２等で構成されている。 - 特許庁

The semiconductor integrated circuit is provided with a data collecting section for fetching a flip-flop setting value at a time of turning on a power source from a plurality of flip-flops connected to a scan chain set as a pass for testing an integrated circuit, such as, LSI.例文帳に追加

ＬＳＩなどの集積回路のテスト用パスとして設定されたスキャンチェーンに接続された複数のフリップフロップから、電源投入時のフリップフロップ設定値を入力するデータ収集部を設けた。 - 特許庁

For example, the plurality of latch circuits are a plurality of flip-flops which are connected in a loop shape and in each of which the first clock signal or a logic inverted signal of the first clock signal is inputted to a clock terminal.例文帳に追加

例えば、前記複数のラッチ回路は、ループ状に接続され、クロック端子には前記第１のクロック信号又は前記第１のクロック信号の論理反転信号が入力される複数のフリップフロップである。 - 特許庁

The data signal Data1 and the strobe signal Stb1 are supplied to flip-flops 26 and 27 as data signal Data1a and strobe signal Stb1a after amplitude levels thereof are converted by level shift circuits 23 and 24.例文帳に追加

データ信号Ｄａｔａ１，ストローブ信号Ｓｔｂ１は、レベルシフト回路２３，２４によって振幅レベルが変換されて、データ信号Ｄａｔａ１ａ，ストローブ信号Ｓｔｂ１ａとして、フリップフロップ２６，２７に供給される。 - 特許庁

A shift part 50 has 1024 pieces of FFs(flip-flops) and when a magnified display mode is specified by a mode signal, a piece of the FF is connected in parallel to two pieces of FFs by an SW (analog switch).例文帳に追加

シフト部５０は１０２４個のＦＦ（フリップフロップ）を有し、モード信号ＭＯＤで拡大表示モードが指定されると、ＳＷ（アナログスイッチ）によって２個のＦＦに対して１個のＦＦが並列に接続される。 - 特許庁

Based on a pulse signal outputted from an encoder, the rotating speed of an oscillatory wave motor is detected by means of D flip flops 36 and 37, an inverter 38, an AND circuit 39, a 16-bit counter 40, and a 16-bit register 43.例文帳に追加

エンコーダから出力されたパルス信号に基づき、Ｄフリップフロップ３６，３７、インバータ３８、ＡＮＤ回路３９、１６ビットカウンタ４０、１６ビットレジスタ４３により、振動波モータの回転速度を検出する。 - 特許庁

The counter circuit for counting a clock signal outputted from an oscillator and counting time has a fuse 13 for bypassing all of a plurality of stages of flip-flops 11-1 to 11-n configuring the counter circuit.例文帳に追加

、発振器の出力するクロック信号をカウントして計時を行うカウンタ回路において、前記カウンタ回路を構成する複数段のフリップフロップ１１−１〜１１−ｎの全部をバイパスするヒューズ１３を有する。 - 特許庁