to FFとは 意味・読み方・使い方

Signals S21 and S22 outputted from the FF 21 and FF 22 are respectively inputted to NOR 18 and 17.例文帳に追加

ＦＦ２１，２２から出力される信号Ｓ２１，Ｓ２２は、それぞれＮＯＲ１８，１７に入力される。 - 特許庁

A turned angle setting part 31 determines a turned angle setting value δ_FF* according to an operation angle δh.例文帳に追加

転舵角設定部３１は、操作角δｈに応じた転舵角設定値δ_FF^＊を求める。 - 特許庁

To easily adjust the timing of a D-FF circuit.例文帳に追加

Ｄ−ＦＦ回路のタイミング調整を容易に行う。 - 特許庁

In the region where Ff is larger than the h-point equivalent, Fr is corrected incrementally with the increase of Ff so as to lie alongside the corrective distribution line ε or η having a steeper gradient than β.例文帳に追加

Ffがｈ点相当値より大きな領域では、Ffの増大につれFrを、βより急勾配の修正配分線εまたはηに沿うよう増大補正する。 - 特許庁

To provide an FF correlation method which can accurately correlate FF's to each other even when the FF's cannot be correlated to each other by a conventional method for FF correlation between two logic circuits which uses the similarity between circuit structures and compares their functions since logic optimization across the FF's has been performed.例文帳に追加

ＦＦを跨いだ論理最適化が行われたため、従来の回路構造の類似性とその機能の比較を用いた、二つの論理回路間のＦＦ対応付け方法では正確にＦＦを対応づけられない場合でも、正確にＦＦを対応づけることが可能なＦＦ対応づけ方法を提供する。 - 特許庁

In the second FF term calculation processing, target engine torque Tetg for FF term calculation is controlled according to a reference value A, and the excessive change of the FF term of an MG1 torque command value to be calculated based on target engine torque Tetg_ff for FF term calculation is also suppressed.例文帳に追加

前者では、ＦＦ項算出用の目標エンジントルクＴｅｔｇが基準値Ａに従って制限され、ＦＦ項算出用の目標エンジントルクＴｅｔｇ＿ｆｆに基づいて算出されるＭＧ１トルク指令値のＦＦ項もまた、その過度な変化が抑制される。 - 特許庁

A designing method for a semiconductor integrated circuit according to the present invention comprises the steps of: newly connecting a clock-gated insertion FF between a clock-gated front stage FF and a clock-gated subsequent stage FF; and determining a clock gating cell to be inputted into the insertion FF depending on types of the clock-gating cells corresponding to the front stage FF and the subsequent stage FF.例文帳に追加

本発明は、クロックゲーティングされた前段ＦＦと後段ＦＦとの間に新たに、クロックゲーティングされた挿入ＦＦを接続する半導体集積回路の設計方法であって、前段ＦＦ、後段ＦＦに対応したクロックゲーティングセルのタイプに応じて、挿入ＦＦに入力するクロックゲーティングセルを決定する半導体集積回路の設計方法である。 - 特許庁

Input data 110 are converted to data 110-0 to 110-n having delay for 0 to (n) clocks by an FF circuit 10 and inputted to a selector 142 of a selector circuit 14.例文帳に追加

入力データ110 はFF回路10により遅延が0 〜n クロックのデータ110-0 〜110-n に変換され、セレクタ回路14のセレクタ142 に入力される。 - 特許庁