「gate source」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

An organic thin film transistor generally comprises, on a substrate 20, a gate electrode 30, a source electrode 50, a drain electrode 60, an electrically insulating gate dielectric layer 40 which separates the gate electrode from the source and drain electrodes, and a semiconducting layer 70 which is in contact with the gate dielectric layer and bridges the source and drain electrodes.例文帳に追加

有機薄膜トランジスタは一般に、基板２０上に、ゲート電極３０、ソース電極５０およびドレイン電極６０、ゲート電極をソースおよびドレイン電極と分離する電気絶縁ゲート誘電体層４０、およびゲート誘電体層と接触し、ソースおよびドレイン電極を架橋する半導体層７０を含む。 - 特許庁

Since the transistor 102 is turned ON, a potential at the source of the transistor 102 is increased but a potential between the gate and the source is held by capacitance between the gate and the source of the transistor 102 and since the gate of the transistor 102 is floating, a potential at the gate of the transistor 102 is also increased by a capacitive coupling effect.例文帳に追加

トランジスタ１０２がオン状態にあるため、トランジスタ１０２のソースの電位は上昇するが、トランジスタ１０２のゲート・ソース間の容量によって、ゲート・ソース間の電位が保持されており、かつトランジスタ１０２のゲートはフローティングとなっているため、容量結合効果によってトランジスタ１０２のゲートの電位も上昇する。 - 特許庁

On both end sides of gate in the lengthwise direction of a gate region 1 of a MOS (metal oxide semiconductor) transistor, i.e., on a source region 2 side and a drain region 3 side, a control gate 5 is installed which forms a control gate channel region 6 along with gate width direction and over full width.例文帳に追加

ＭＯＳトランジスタのゲート領域１のゲート長方向両端側、つまりソース領域２側とドレイン領域３側とに、ゲート幅方向に沿ってその全幅に渡る制御ゲートチャネル領域６を形成する制御ゲート５が設けられる。 - 特許庁

A source-side hole 27 is formed so as to penetrate a source-side first insulating layer 21 to a source-side separation insulating layer 23, and a source-side gate insulating layer 28 and a source-side sacrificing layer 81 are formed on a sidewall thereof.例文帳に追加

積層させたソース側第１絶縁層２１〜ソース側分離絶縁層２３を貫通させてソース側ホール２７を形成し、その側壁にソース側ゲート絶縁層２８、ソース側犠牲層８１を形成する。 - 特許庁

The gate electrodes 3 of the output MOSFETs 1a, 1b are interconnected via a gate connection member 13a and a gate line 23, the source electrodes 2 of the output MOSFETs 1a, 1b are interconnected by an inter-source connection member 15, and only the source electrode 2 of the output MOSFET 1a is connected to a source line 22 by a source connection member 12a.例文帳に追加

出力用ＭＯＳＦＥＴ１ａ，１ｂの各ゲート電極３は、ゲート接続部材１３ａ、ゲート線路２３を介して互いに接続し、各ソース電極２はソース電極間接続部材１５によって互いに接続しており、出力用ＭＯＳＦＥＴ１ａのソース電極２のみがソース接続部材１２ａによってソース線路２２に接続されている。 - 特許庁

This ferroelectric memory transistor comprises a substrate including a source region, a gate region and a drain region, a gate stack arranged on the gate region, passivation oxide layers arranged on the substrate and the gate stack, and metallized parts for having each contact with the source/drain regions and the gate stack.例文帳に追加

本発明による強誘電体メモリトランジスタは、ソース領域、ゲート領域およびドレイン領域を有する基板と、ゲート領域上に位置するゲートスタックと、基板とゲートスタック上に位置するパッシベーション酸化物層と、ソース領域、ドレイン領域およびゲートスタックそれぞれへのコンタクトを形成するためのメタライゼーションとを備える。 - 特許庁

The semiconductor testing device 1 includes a prober 2, the measuring device 3 and an electronic control device 4, and can perform gate leakage current measurement of a semiconductor element 10, reverse withstand voltage measurement between a gate and a drain, and between the gate and a source, breakdown voltage measurement between the gate and the source, and gate threshold voltage measurement.例文帳に追加

本発明に係る半導体試験装置１は、プローバ２、測定装置３、電子制御装置４を備えており、半導体素子１０のゲート漏れ電流測定、ゲート・ドレイン間およびゲート・ソース間の逆耐圧測定、ゲート・ソース間の降伏電圧測定、およびゲート閾値電圧測定が可能である。 - 特許庁

The semiconductor device is provided with a source region 4; a drain region 3; a first gate electrode 8 formed via gate oxidized film above the channel between the source region 4 and the drain region 3; and a second gate electrode 9 formed via gate oxidized film 7 above a part of the drain region 3 and a part of the first gate electrode 8.例文帳に追加

ソース領域４と、ドレイン領域３と、ソース領域４とドレイン領域３との間のチャネルの上方にゲート酸化膜７を介して形成された第１ゲート電極８と、ドレイン領域３の一部の及び第１ゲート電極８の一部の上方に酸化膜を介して形成された第２ゲート電極９とを有する。 - 特許庁

The first thin film transistor section 10a includes a first front gate electrode 3a and a drain-side back gate electrode 8a electrically connected to the first front gate electrode 3a, and the second thin film transistor section 10b includes a second front gate electrode 3b and a source-side back gate electrode 8b to which a source potential is applied.例文帳に追加

第１の薄膜トランジスタ部１０ａは、第１のフロントゲート電極３ａと、この第１のフロントゲート電極３ａに電気的に接続されたドレイン側バックゲート電極８ａとを備え、第２の薄膜トランジスタ部１０ｂは、第２のフロントゲート電極３ｂと、ソース電位が印加されるソース側バックゲート電極８ｂとを備えている。 - 特許庁

The image display is provided with: a plurality of pixels 4 arranged in a matrix; gate wires and source wires; and gate driver circuits 2, 3 for supplying a gate signal to the gate wire, on the same substrate.例文帳に追加

本発明に係る画像表示装置は、マトリクス状に配置された複数の画素４と、ゲート配線及びソース配線と、ゲート配線にゲート信号を供給するゲートドライバ回路２，３とを同一基板上に備える。 - 特許庁

The graphene electronic element comprises a gate electrode, a gate oxide arranged on the gate electrode, a graphene channel layer on the gate oxide, and a source electrode and a drain electrode arranged, respectively, at both ends of the graphene channel layer.例文帳に追加

ゲート電極、ゲート電極上に配置されたゲート酸化物、ゲート酸化物上のグラフェンチャネル層、グラフェンチャネル層の両端にそれぞれ配置されたソース電極及びドレイン電極を備えるグラフェン電子素子。 - 特許庁

The MOSFET includes a gate insulating film 11 formed on the semiconductor substrate, a gate electrode 12 formed on the gate insulating film, and a source/drain diffusion layer 21 sandwiching a channel region below the gate electrode.例文帳に追加

ＭＯＳＦＥＴは、半導体基板上に設けられたゲート絶縁膜１１と、ゲート絶縁膜上に設けられたゲート電極１２と、ゲート電極の下方のチャネル領域を挟むソース／ドレイン拡散層２１と、を含む。 - 特許庁

The floating gate electrode 6 is formed aligning itself with the control gate 7, a drain region 4 with the control gate electrode 7, and a source region 3 with the floating gate electrode 6.例文帳に追加

そして、浮遊ゲート電極６は制御ゲート電極７に対して、ドレイン領域４は制御ゲート電極７に対して、ソース領域３は浮遊ゲート電極６に対して、それぞれ自己整合的に形成されている。 - 特許庁

In a silicon substrate 20, a field separation part is given and MOS containing a gate 22, spacers 25 on the side walls of the gate 22, and source/drain areas 24 is installed.例文帳に追加

シリコン基板はフィールド分離部を有しゲート、ゲートの側壁上のスペーサ、ソース／ドレイン領域を含むＭＯＳが設けられている。 - 特許庁

With this manufacturing method, a memory cell is formed which has a floating gate 4, a control gate 6, and source and drain diffused layers 7a and 7b on a silicon substrate 1.例文帳に追加

シリコン基板１に、浮遊ゲート４と制御ゲート６、及びソース，ドレイン拡散層７ａ，７ｂを有するメモリセルが形成される。 - 特許庁

The triacs 14 are each turned on/off with a negative gate signal to be simultaneously output from the single DC power source E of the gate driving circuit 17.例文帳に追加

トライアック１４は、ゲート駆動回路１７の単一の直流電源Ｅから同時に出力される負のゲート信号でオンオフする。 - 特許庁

The back gate effect in the driver transistor and the diode is suppressed and threshold voltage is reduced, thus reducing voltage between the gate and the source of both.例文帳に追加

ドライバトランジスタ及びダイオードにおけるバックゲート効果が抑制され閾値電圧が低下して、両者のゲートーソース間電圧が低減される。 - 特許庁

To successfully control operation of a transistor including a trench gate by preventing short-circuiting between a source and a drain at a location being lateral to the gate.例文帳に追加

トレンチゲートを含むトランジスタにおいて、ゲート側方におけるソース・ドレイン間の短絡を防ぎ、トランジスタの動作を良好に制御する。 - 特許庁

The gate material is etched to define the gate electrode 9, the source contact 12 and drain contact 13, and the counter-electrode contact.例文帳に追加

ゲート材料は、ゲート電極９、ソースコンタクト１２およびドレインコンタクト１３、ならびに対向電極コンタクトを画定するためにエッチングされる。 - 特許庁

To provide a semiconductor device in which a gate parasitic capacitance component Cgs between a gate electrode and a source electrode can be reduced.例文帳に追加

ゲート電極とソース電極との間のゲート寄生容量成分Ｃｇｓを低減することができる半導体装置を提供する。 - 特許庁

A third voltage which is a predetermined value lower than the first voltage is applied to a drain-side selection gate line and a source-side selection gate line.例文帳に追加

ドレイン側選択ゲート線、及びソース側選択ゲート線には、第１電圧よりも所定の値だけ低い第３電圧を印加する。 - 特許庁

A gate region 40 is formed under the gate insulation film 52, and first and second source drain regions 48, 50 are formed on both sides.例文帳に追加

ゲート絶縁膜５２の下にゲート領域４０を形成し、その両側に第１および第２ソースドレイン領域４８，５０を形成する。 - 特許庁

A back gate of an N-channel MOS TR N11 of an input stage transfer gate 1 is always connected to a source that is, an input terminal.例文帳に追加

入力段のトランスファゲート１のＮチャネルＭＯＳトランジスタＮ１１のバックゲートを常時ソース、すなわち入力端に接続する。 - 特許庁

The drain of the TP11 is connected with the source of the TN11, and the gate of the TP11 is connected with the gate of the TN11, thus constituting an INV10.例文帳に追加

ＴＰ１１のドレインはＴＮ１１のソースと接続し、ＴＰ１１のゲートはＴＮ１１のゲートと接続し、ＩＮＶ１０を構成する。 - 特許庁

To suppress the occurrence of GIDL(gate-induced drain leakage) currents, and at the same time, to improve the dielectric breakdown voltages between a gate electrode and source and drain electrodes.例文帳に追加

ＧＩＤＬ電流の発生を抑止すると共に、ゲート電極とソース・ドレイン電極との間の絶縁耐性の向上を図る。 - 特許庁

The control gate 512' has a spacer shape, and the spacer 528 on a source side is located on the side wall of the charge save area and the control gate 512'.例文帳に追加

制御ゲート５１２′はスペーサ形状を有し、ソース側スペーサ５２８は電荷保存領域と制御ゲート５１２′の側壁に位置する。 - 特許庁

A memory cell portion (a) has a source N+ layer 4, a drain N+ layer 5, and a floating gate 7a formed on a gate oxide film 6a.例文帳に追加

メモリセル部ａは、ソースＮ＋層４、ドレインＮ＋層５、及びゲート酸化膜６ａ上に形成されるフローティングゲート７ａを備える。 - 特許庁

A non-DMOS late gate oxide and overlying conductive polysilicon gate are formed after the source and base regions have been diffused.例文帳に追加

非ＤＭＯＳのレートゲート酸化物および上にある伝導性のポリシリコン酸化物を、ソースおよびベース領域を拡散した後に形成する。 - 特許庁

The first gate 6a and the second gate 6b are provided with respect to the same (common) source 4 and the same (common) drain 5.例文帳に追加

第１のゲート６ａおよび第２のゲート６ｂは、同一（共通）のソース４および同一（共通）のドレイン５に対して設けられている。 - 特許庁

The display device of the invention comprises a pixel region including a plurality of pixels, a source driver, a first gate driver, and a second gate driver.例文帳に追加

本発明の表示装置は、複数の画素を含む画素領域と、ソースドライバと、第１のゲートドライバと、第２のゲートドライバとを有する。 - 特許庁

A gate electrode 70 formed through a gate insulating film 60 is formed between the source area 40 and the drain area 50.例文帳に追加

ソース領域４０とドレイン領域５０との間にゲート絶縁膜６０を介して形成されたゲート電極７０が形成されている。 - 特許庁

To suppress parasitic capacitance between a gate electrode and a source/drain, in the manufacture of a MISFET having an embedded gate electrode.例文帳に追加

埋め込み型ゲート電極を有するＭＩＳＦＥＴの製造方法において、ゲート電極とソース／ドレイン間の寄生容量を抑制する。 - 特許庁

A gate 41 of the charge discharging transistor 40 is configured so as to be integrally consecutive with a gate of a source follower transistor constituting an amplification transistor.例文帳に追加

電荷排出用トランジスタ４０のゲート４１は、増幅トランジスタをなすソースフォロワトランジスタのゲートと一体に連続して構成される。 - 特許庁

A raised source line of conductive material is arranged laterally on the source region while being insulated from the floating gate.例文帳に追加

上昇された導電性材料のソース線がソース領域上に、浮遊ゲートからは絶縁されて近くに横方向に配される。 - 特許庁

A NOR gate is also constituted by connecting the source of pMOS to an intermediate potential between the high and low levels, and also connecting the source of nMOS to the low level.例文帳に追加

ｐＭＯＳのソースをハイとロウの中間電位とし、ｎＭＯＳのソースをロウレベルに接続して、ＮＯＲゲートを構成する。 - 特許庁

The third source layer 2c is so buried over the recess 3 and in the gate opening that the bottom portion thereof is brought into contact with the second source layer 2b.例文帳に追加

第３のソース層２ｃは、下部が第２のソース層２ｂと接するように、凹部３上及びゲート開口部に埋設される。 - 特許庁

A semiconductor device includes a source, a drain, and a gate configured to selectively pass current between the source and the drain.例文帳に追加

半導体デバイスは、ソースと、ドレインと、ソースとドレインとの間に電流を選択的に流せるように構成されたゲートとを含む。 - 特許庁

The bidirectional zener diode formed in the p^--type region 2b is connected between a source and a drain and between a source and a gate.例文帳に追加

また、ｐ^-型領域２ｂに形成された双方向ツェナーダイオードは、ソース−ドレイン間およびソース−ゲート間に接続されている。 - 特許庁

This sensor includes a pickup region positioned on one of first and second source/drain regions on either side of a source follower gate.例文帳に追加

このセンサは、ソースフォロワーゲート両側の第１または第２ソース／ドレイン領域の一側に配置されたピックアップ領域を含む。 - 特許庁

To constitute a bidirectional level shift circuit of an I^2C bus by using an MOS transistor having a low breakdown voltage between a source-gate and a source-drain.例文帳に追加

Ｉ^２Ｃバスの双方向レベルシフト回路をソース・ゲート／ソース・ドレイン間の耐圧が低いＭＯＳトランジスタを用いた構成とする。 - 特許庁

The source line SL of a memory cell Trm formed in the N well of a memory cell array 11 is connected commonly to a column source line CSL being a source line in a block and a block source source line BSL in common, and is connected to a source line MSL outside the block via a block source select gate BSSG.例文帳に追加

メモリセルアレイ１１のＮウェルに形成したメモリセルＴｒｍのソース線ＳＬを、ブロック内ソース線であるカラムソース線ＣＳＬおよびブロックソース線ＢＳＬで共通に接続するとともにブロックソースセレクトゲートＢＳＳＧを介してブロック外ソース線ＭＳＬに接続する。 - 特許庁

Also, the second capacitor 27 is connected between the gate and source of one transistor 21, and the third capacitor 28 is connected between the gate and source of the other transistor 22 so that positive feedback can be performed.例文帳に追加

また、第２のキャパシタ２７を一方のトランジスタ２１のゲート−ソース間に接続し、かつ第３のキャパシタ２８を他方のトランジスタ２２のゲート−ソース間に接続して正帰還をかける。 - 特許庁

Electrode terminals, a source terminal 11, a gate terminal 12, and a drain terminal 13 are respectively connected to a source S, a gate G, and a drain D of a thin film transistor 10 for inspecting characteristics.例文帳に追加

特性検査用薄膜トランジスタ１０のソースＳ、ゲートＧ、及びドレインＤに、電極端子であるソース端子１１、ゲート端子１２、及びドレイン端子１３をそれぞれ接続する。 - 特許庁

The gate drivers G1, G2, ..., Gm and the source drivers S1, S2, ..., Sn drive a number of gate lines and a number of source lines following the latch vertical synchronizing signal LP-CPV.例文帳に追加

そして、各ゲートドライバＧ１、Ｇ２、…、Ｇｍ及び各ソースドライバＳ１、Ｓ２、…、Ｓｎは、ラッチ垂直同期信号ＬＰ−ＣＰＶに従って複数のゲートライン及び複数のソースラインを駆動する。 - 特許庁

Each liquid crystal display panel 5 aligned and disposed in a lateral direction includes a gate driver 2 that selects each gate line serially line by line and a source driver 3 that sets the voltage of each source line.例文帳に追加

横方向に並べて配置される液晶表示パネル５毎に、各ゲートラインを線順次選択するゲートドライバ２と、各ソースラインの電位を設定するソースドライバ３とを備える。 - 特許庁