「hardware register」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The MAC hardware 1 has a frame transmitting part 10, a frame receiving part 11, an internal bus arbitration circuit 12, an address control part 13, a DMA interface 14 for external bus, a control register 15 and an internal bus 16.例文帳に追加

ＭＡＣハードウェア１は、フレーム送信部１０と、フレーム受信部１１と、内部バス調停回路１２と、アドレス制御部１３と、外部バス用ＤＭＡインターフェース１４と、制御レジスタ１５と、内部バス１６とを備える。 - 特許庁

To provide a DMA controller for quickly initializing a memory while suppressing the increase of the hardware of an initialization data register.例文帳に追加

初期化データレジスタの物量の増加を抑えつつ、メモリの初期化を高速に行なうことができるＤＭＡコントローラを提供することを目的とする。 - 特許庁

A control part of the main control CPU 30a operates the two hardware random number values memorized in the register with a predetermined computing type and generates a random number value for determining a big hit.例文帳に追加

主制御用ＣＰＵ３０ａの制御部は、レジスタに記憶された２つのハードウェア乱数値を、予め決められた演算方式にて演算して大当り判定用乱数値を生成する。 - 特許庁

To produce hardware with enhanced circuit parallel operability by providing minimum constraint information without changing an operation description to be an input of high order synthesizing, a register transfer level description to be an output, or the like.例文帳に追加

高位合成の入力となる動作記述や、出力となるレジスタトランスファレベル記述等を変更することなく、必要最小限の制約情報を与えることで、回路並列動作性を高めたハードウェアを生成する。 - 特許庁

A software model of the SoC device is operated according to a test program having made the trouble occur in the hardware model simulation, and memory access, an update wait of a memory, register access, and an update wait of a register occurring in a process of the operation are recorded in a log in order of the occurrence while each of them is converted into an RTL (Register Transfer Logic).例文帳に追加

ハードウェアモデルシミュレーションにて不具合を発生させたテストプログラムにしたがって、そのＳｏＣデバイスのソフトウェアモデルを動作させ、その動作の過程で発生するメモリアクセス、メモリの更新待ち、レジスタアクセス、およびレジスタの更新待ちの各々をＲＴＬに変換しつつその発生順にログに記録する。 - 特許庁

In the device, a function is provided comprising a third hardware component connected to the bus, accessible from the CPU and having a register, for outputting to display a code or information specific to a hardware component stored in the register of the third hardware component.例文帳に追加

電力系統の電流、電圧をディジタル変換して入力するためのＡ／Ｄコンバータと、保護継電演算などを実施するＣＰＵと、各種データを記憶するＲＡＭと、保護継電演算プログラムなどを格納しておくＲＯＭとがバスに結合されたディジタル保護制御装置において、バスに接続され、ＣＰＵからアクセス可能であり、レジスタを備えた第３のハードウェア部品を備え、第３のハードウェア部品のレジスタに記憶されている当該ハードウェア部品に固有のコードや情報を外部出力して表示する機能を備えた。 - 特許庁

A debug circuit comprises a data selection unit that selects register data at a register address specified by a debug description sentence among register data directly input from each hardware block without passing through a system bus at a position of the debug description sentence, which outputs register data for a debug, included in a source code of software; and an output information storage unit that stores the selected register data.例文帳に追加

上記課題は、ソフトウェアのソースコードに含まれるデバッグ用にレジスタデータを出力させるデバッグ用記述文の位置で、システムバスを介することなく各ハードウェアブロックから直接入力されるレジスタデータのうち該デバッグ用記述文で指定されるレジスタアドレスのレジスタデータを選択するデータ選択部と、前記選択されたレジスタデータを蓄積する出力情報記憶部とを有することを特徴とするデバッグ回路により達成される。 - 特許庁

A RAM or the like which can read from or write to a CPU includes a hardware break point table, the next hardware break point to be set is determined from hardware break point information stored in the table, a program counter of a CPU executing a program, and program contents after a position indicated by the program counter, and setting of a hardware break setting register of the CPU is dynamically switched in accordance with a program executing state.例文帳に追加

ＣＰＵから読み書き可能なＲＡＭ等にハードウェアブレークポイントテーブルを設け、当該テーブルに格納されたハードウェアブレークポイント情報、プログラム実行中のＣＰＵのプログラムカウンタ、及び前記プログラムカウンタが示す位置以降のプログラム内容から次に設定すべきハードウェアブレークポイントを決定し、プログラムの実行状況に応じてＣＰＵのハードウェアブレーク設定レジスタの設定を動的に切り換える。 - 特許庁

An IIR filter 6 provided with a buffer register 8 is employed for a frequency equalizer 3 and using the IIR filter for a plurality of number of times via the buffer register can configure the equalizer with a steep amplitude characteristic having small hardware so as to realize the waveform equalizer with high performance at a low cost.例文帳に追加

周波数等化器３にバッファレジスタ８を備えたＩＩＲフィルタ６を用いることにより、一つのＩＩＲフィルタをバッファレジスタ経由で複数回使用することにより、少ないハードウェアで急峻な振幅特性を備えた等化器を構成することにより高性能な波形等化器を安価に実現すことができる。 - 特許庁

This memory system includes the flash memory, a central processing unit, and a flash controller provided with an address set by the central processing unit when operating a copy-back program, and a control register, and for controlling hardware-likely the operation of the copy-back program, in response to information stored in the register without break-in of a firmware.例文帳に追加

フラッシュメモリと、中央処理装置と、コピーバックプログラムの動作時に中央処理装置によって設定されるアドレス及び制御レジスタを具備し、ファームウエアの介入なしにレジスタに格納された情報に応じてフラッシュメモリのコピーバックプログラムの動作をハードウェア的に制御するフラッシュコントローラと、を備える。 - 特許庁

The method and the apparatus for creating a high-level synthetic register transfer level design are adapted for use in an allocation process to create a hardware architecture of minimal pseudo switching using formulation of power management.例文帳に追加

高位合成レジスタ転送レベル設計を作成するための方法および装置は、電力管理の定式化を用い、最小の擬似スイッチングのハードウェアアーキテクチャを生成するために、割振り処理に適合するために用いることができる。 - 特許庁

To reduce the size a control circuit for a nonvolatile semiconductor storage device, and achieve high speed operation/low power consumption by preparing micro computer control and a hardware wiring for resetting a register for the micro computer.例文帳に追加

マイクロコンピュータによる制御とマイクロコンピュータ用のレジスタをリセットするハード結線を設けることで、不揮発性半導体記憶装置の制御回路をコンパクトにすると同時に、高速動作・低消費電力化を可能とする。 - 特許庁

To provide a behavioral synthesis apparatus that converts an algorithm specification described in a higher-order language to a hardware description language on a register transfer level, a method of controlling behavioral synthesis, a program for controlling behavioral synthesis, and a recording medium.例文帳に追加

本発明は、高位言語で記述されたアルゴリズム仕様からレジスタトランスファレベルのハードウェア記述言語への変換を行う動作合成装置、動作合成制御方法、動作合成制御プログラム及び記録媒体に関する。 - 特許庁

The random number RA is extracted through a key selector 43 and latched in a key register 45 by an input enable signal EN outputted from a timing monitoring counter 47 driven by a clock CLKA different form the clocks CLK1, CLK2, CLK3 to obtain a hardware key to be an inherent secret key.例文帳に追加

この乱数ＲＡを、鍵セレクタ４３を通じて取り出し、クロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３‥‥とは別のクロックＣＬＫＡによって駆動されるタイミング監視カウンタ４７からの取り込みイネーブル信号ＥＮによって、鍵レジスタ４５にラッチして、固有の秘密鍵であるハードウエア鍵を得る。 - 特許庁

To prevent a register of a central processing unit from being used for high-speed purpose and to inhibit the increase of a used storage area in an intermediate code executing device for executing an intermediate code without depending on a hardware architecture of a computer.例文帳に追加

計算機のハードウェアアーキテクチャに依存しない中間コードを実行する中間コード実行装置において、中間コードの実行を高速化しながら、中央処理装置のレジスタを高速化目的に使用することを避け、なおかつ使用記憶領域の増加を抑制する。 - 特許庁

The respective parts are seized by being divided into a plurality of functional blocks A to H, and at least one of these blocks is formed as a programmable block (for example, a block including a register capable of properly setting information on the hardware being a control object) changeable according to a state.例文帳に追加

また、各部を複数の機能ブロック（Ａ〜Ｈ）に区分して把握し、それらのブロックの少なくとも一つを、状況に応じて変更が可能なプログラマブルなブロック（例えば、管理対象となるハードウエアの情報を、適宜、設定することができるレジスタを含むブロック）とする。 - 特許庁

As a result, a chance of a user being present while a client device plays out media segments may be determined without incurring the costs of providing additional hardware and without requiring the user to register and unregister.例文帳に追加

結果として、追加のハードウェアを設けるコストを発生させることなく、かつ、ユーザに登録および登録解除を要求することなく、クライアント機器がメディアセグメントを上映している間、ユーザが存在する可能性を判定することが可能である。 - 特許庁

To prevent the scale of hardware from becoming large as counters and register quantities used for calculation increase since cell transmission ideal times on both virtual path(VP) and virtual channel(VC) levels are calculated with sent cells so as to guarantee cell intervals on the VP and VC levels.例文帳に追加

仮想パス（ＶＰ）および仮想チャネル（ＶＣ）レベルでセル間隔を保証するために、送出セル毎にＶＰ及びＶＣ両レベルにおけるセル送出理想時刻を算出・比較するので、計算に用いるカウンタやレジスタ量が多くなり、ハードウエアの規模が大きくなる。 - 特許庁

The hardware part described functions of a processor 10 by basic instruction processor description 2, exclusive instruction processor description 3 and flexible interface description 4 by using a high-level language and obtains RTL (register transfer language) description 5 and description 6 for simulation by compositing operations of the descriptions.例文帳に追加

ハードウエア部分は、高級言語を用いて、基本命令プロセッサ記述２と、専用命令プロセッサ記述３と、フレキシブルインタフェース記述４とでプロセッサ１０の機能を記述し、それを動作合成してＲＴＬ記述５とシミュレーション用記述６とを得る。 - 特許庁

To apparently expand the address space of a register unit, consisting of registers storing data to which unique addresses are assigned by simple hardware, even when physical restrictions are imposed.例文帳に追加

各々に固有のアドレスが割り付けられ各々データを格納する複数のレジスタからなるレジスタユニットに関し、そのアドレス空間の物理的制約があってもこれを、簡単なハードウェアにより、見かけ上拡大することができるようにすることを目的とする。 - 特許庁

An image magnification/reduction processing part 3 realizes the magnification/reduction processing of the image data by hardware and performs the reduction processing after converting an RGB color space into a YUV color space in the case of reduction processing and generate pixel data in the magnified/reduced picture data and outputs this pixel data to the data register control part 4.例文帳に追加

画像拡大／縮小処理部３は、ハードウェアによって画像データの拡大／縮小処理を実現し、縮小処理の際にＲＧＢ色空間をＹＵＶ色空間に変換した上で当該縮小処理を行い、拡大／縮小後の画像データ中の各画素データを生成してデータレジスタ制御部４に当該画素データを出力する。 - 特許庁

To generate a phase signal excluded through hardware so that the phase to be paired of a stepping motor will not driven simultaneously by mistake in firmware, for limiting the phase to be controlled simultaneously, or for limiting the current flowing to each phase, by restricting the side of a control section, having a write register with the content of serial data instead of exclusive logic, when setting serial data with the firmware.例文帳に追加

シリアルデータをファームウェアにて設定する際に、書込みレジスタのある制御部側に排他論理に代わりシリアルデータの内容で制約を入れることで、ファーム制御において誤ってステップモータの対となる相を同時に駆動しないようにハードウェアにて排他した相信号を発生し同時に制御される相を制限する、もしくは、各相へ流れる電流を制限できるようにする。 - 特許庁

A memory part for storing image data and hardware for extracting segments are not independent but each pixel unit 5 composing the memory part has a label value holding register 10 for labeling processing and a labeling end flag holding register 12, each pixel unit 5 is respectively arranged while linked with surrounding 8 pixel units and data bus 6, and the memory part itself has a function for segment extraction (labeling processing).例文帳に追加

画像データを格納するメモリ部２とセグメント抽出を行うハードウェアが独立しているのではなく、メモリ部２を構成する各画素ユニット５内にラベリング処理のためのラベル値保持レジスタ１０、ラベリング終了フラグ保持レジスタ１２を有し、画素ユニット５がそれぞれ周囲の８画素ユニットとデータパス６で連結して配列され、メモリ部２自身がセグメント抽出（ラベリング処理）を行う機能を有する。 - 特許庁

In the control method for the program sequence to be run on at least one first microprocessor (2) of a first microcontroller (1), information on the hardware of the first microcontroller (1) is read from at least one information register (6) of the first microcontroller (1), at least one switch is operated corresponding to the read information, and the sequence of programs is controlled by the switch.例文帳に追加

第１のマイクロコントローラ（１）の少なくとも１つの第１のマイクロプロセッサ（２）上で実行されるプログラムシーケンスの制御方法であって，前記第１のマイクロコントローラ（１）の少なくとも１つの情報レジスタ（６）から，第１のマイクロコントローラ（１）のハードウェアに関する情報が読み込まれ，前記読み込まれた情報に応じて少なくとも１つのスイッチが操作され，前記スイッチによりプログラムのシーケンスが制御される。 - 特許庁