「input-output macro」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

This semiconductor integrated circuit 10 has: the macro 1; and a controlling flip-flop 3 having a data output 52 connected to an input of the macro 1 for operating by the same clock as the macro 1.例文帳に追加

本発明の半導体集積回路１０は、マクロ１と、マクロ１の入力に接続されたデータ出力５２を有し、且つ、マクロ１と同じクロックで動作する制御用フリップフロップ３とを備えている。 - 特許庁

A hard macro 10 includes an input terminal IN_PS, an output terminal OUT, an internal circuit 20, and a selector 30.例文帳に追加

ハードマクロ１０は、入力端子ＩＮ＿ＰＳと、出力端子ＯＵＴと、内部回路２０と、セレクタ３０とを備える。 - 特許庁

The hard macro cell 16 has an output terminal 38 connected with the input terminal 26 of the repeater 24 through global wiring 40, and the hard macro cell 14 has an input terminal 42 connected with the output terminal 28 through global wiring 44.例文帳に追加

ハードマクロ１６の出力端子３８は、グローバル配線４０によりリピータ２４の入力端子２６に接続され、ハードマクロ１４の入力端子４２は、グローバル配線４４により出力端子２８と接続されている。 - 特許庁

The input/output AC characteristics of the hard macro are previously specified, delay cells 15 and 16 are respectively provided on the input side and output side in the hard macro, and the signal propagation delay time of delay cells 15 and 16 is determined so as to satisfy this specification.例文帳に追加

ハードマクロの入出力ＡＣ特性を予め規定しておき、ハードマクロ内の入力側及び出力側にそれぞれディレイセル１５及び１６を備え、この規定を満たすようにディレイセル１５及び１６の信号伝搬遅延時間を定める。 - 特許庁

The macro-block comprises an input terminal with the signal outputted from the functional flip-flop input thereinto, and an output terminal for outputting a signal inputted from the input terminal.例文帳に追加

マクロブロックは、機能フリップフロップから出力された信号が入力される入力端子と、入力端子から入力された信号を出力する出力端子とを有する。 - 特許庁

There are respectively provided, in each side of a macro 1, input terminals an, aw, as, ae of the same function, and output terminals bn, bw, bs, be of the same function.例文帳に追加

マクロ１の各辺に同一機能の入力端子ａｎ，ａｗ，ａｓ，ａｅならびに同一機能の出力端子ｂｎ，ｂｗ，ｂｓ，ｂｅをそれぞれ設ける。 - 特許庁

Hereby, the scan FF can be omitted, and the failure of combinational circuits A2, B2 connected to the macro output terminal A9 and the macro input terminal B9 can be checked simultaneously.例文帳に追加

スキャンＦＦを省略できるとともに、マクロ出力端子Ａ９とマクロ入力端子Ｂ９に接続された組み合わせ回路Ａ２、Ｂ２の故障が同時にチェック可能である。 - 特許庁

For tests to confirm the connection between the output terminal 16 of a macro 1 and the input terminal 25 of a macro 2, a register 12 to hold test data is provided, and a means to output a value of the register 12 as it is at the time of test operation is provided.例文帳に追加

マクロ１の出力端子１６とマクロ２の入力端子２５との間の接続確認テストのために、テストデータを保持するレジスタ１２を設け、テスト動作時にはレジスタ１２の値をそのまま出力する手段を設ける。 - 特許庁

An interface enables verifying of incorporating memory-macro design using a test interface, the test interface enables that an input signal from a tester of a half rate and a narrow word performs all memory macro- operation over width of a wide memory-macro input/output architecture (I/O) by comprising an on-chip test circuit being separated from a memory-macro.例文帳に追加

インターフェイスは、テストインターフェイスを用いて組込みメモリマクロ設計の検証を可能にし、該テストインターフェイスはメモリマクロと別々のオンチップテスト回路を含むことにより、ハーフレートで狭いワードのテスタからの入力信号が、広いメモリマクロ入力／出力アーキテクチャ（「Ｉ／Ｏ」）の幅をわたってすべてのメモリマクロ動作を行なうことを可能にする。 - 特許庁

A plurality of the output buffer elements and a plurality of the input buffer elements are disposed so that the total length of wiring among the buffer elements, output ports, input ports and input buffer elements is substantially the same over a first macro-block and a second macro-block.例文帳に追加

第１のマクロブロック及び第２のマクロブロック間に亘り、複数の出力バッファ素子、複数の出力ポート、複数の入力ポート、及び複数の入力バッファ素子間の配線の合計の長さが、相互に実質的に等しくなるように、複数の出力バッファ素子及び複数の入力バッファ素子を配置する。 - 特許庁

A buffer 15 includes a signal input terminal 15a connected with a macro 11, and a signal output terminal 15b connected with a pad 21.例文帳に追加

バッファ１５は、マクロ１１に接続される信号入力端子１５ａと、パッド２１に接続される信号出力端子１５ｂとを備える。 - 特許庁

When a macro MACRO1 is cut out and tested, a signal is inputted in an internal circuit INT0 of the macro MACRO1 from an external input terminal 10, an internal circuit INT1 of the macro MACRO1 receives the signal and operates, and an output of the INT1 is delivered to a macro MACRO2 through a signal line 19.例文帳に追加

マクロＭＡＣＲＯ１を切り出してテストする場合、外部入力端子１０からマクロＭＡＣＲＯ１の内部回路ＩＮＴ０に信号が入力され、それを受けてマクロＭＡＣＲＯ１の内部回路ＩＮＴ１が動作し、その出力を信号線１９を経由してマクロＭＡＣＲＯ２に受け渡す。 - 特許庁

Finally, as a feature of the analytical methods used, we would like to mention structural analysis using macro data including trade statistics and Input-Output Tables.例文帳に追加

最後に、分析手法の特徴として、貿易統計、産業連関表などのマクロ・データを用いた構造分析を行った点を挙げておきたい。 - 経済産業省

When setting data from the respective devices are acquired as an input condition and an output condition, a status management part 21 converts the input condition and the output condition to command data on the basis of a data conversion table stored in a data conversion table part 31, prepares a macro-program composed of the command data, and stores the prepared macro-program in a macro-program table part 32.例文帳に追加

ステータス管理部２１は、各機器からの設定データを入力条件及び出力条件として取得すると、これら入力条件及び出力条件をデータ変換テーブル部３１に格納されているデータ変換テーブルに基づきコマンドデータに変換し、コマンドデータからなるマクロプログラムを作成し、作成したマクロプログラムをマクロプログラムテーブル部３２に格納する。 - 特許庁

The hard macro cell 15 has I/O terminals 20 and 22 for connection with other hard macro cells, a repeater 24 for improving signal delay or signal waveform quality, an input terminal 26 connecting global wiring for inter-macro cell connection with the repeater 24, and an output terminal 28.例文帳に追加

ハードマクロ１５は、他のハードマクロと接続するための入出力端子２０、２２、信号遅延や信号波形品質改善のためのリピータ２４、ハードマクロ間の接続を行うためのグローバル配線をリピータ２４に接続するための入力端子２６、出力端子２８を備えている。 - 特許庁

The controlling flip-flop 3 can be configured so as to beset to perform operation to toggle the data output in synchronization with the clock by an external control signal and a macro mode switching signal supplied to an external control input 51 and a macro test mode switching input 53 provided separately from a data input 52.例文帳に追加

制御用フリップフロップ３は、データ入力５２とは別に設けられた外部制御入力５１及びマクロテストモード切換入力５３に供給される外部制御信号及びマクロモード切換信号により、そのデータ出力を前記クロックに同期してトグルする動作を行うように設定可能であるように構成されている。 - 特許庁

To define setup time and hold time of input data in relation to the input clock and I/O path delay time of output data in relation to the input clock when the clock of a built-in PLL is used in a macro cell.例文帳に追加

マクロセルにおいて内蔵ＰＬＬのクロックを使用するとき、入力クロックに対する入力データのセットアップ時間及びホールド時間、並びに入力クロックに対する出力データのＩ／Ｏパス遅延時間を定義できるようにする。 - 特許庁

The FPGAs 33 and 34 for effect each includes an analog macro of an A/D converter on the input side and an analog macro of a D/A converter on the output side, and a user-designable internal circuit is constituted into a filter and a digital delay, according to circuit configuration information.例文帳に追加

この効果用ＦＰＧＡ３３，３４は、入力側にＡ／Ｄコンバータ、出力側にＤ／Ａコンバータのアナログマクロを備え、ユーザデザイン可能な内部回路は、回路構成情報によりフィルタ及びディジタルディレイに構成される。 - 特許庁

There are provided at least one buffer independent of functions of the memory macro, an external terminal for buffering independent of an external terminal for using the functions of the memory macro, and wiring for buffering independent of wiring comprising the functions of the memory macro for connecting input and output terminals of the buffer and the external terminal for buffering.例文帳に追加

メモリマクロの機能とは独立した少なくとも１つのバッファと、メモリマクロの機能を使用するための外部端子とは独立したバッファ用の外部端子と、バッファの入力端子および出力端子とバッファ用の外部端子とを接続する、メモリマクロの機能を構成する配線とは独立したバッファ用の配線とを備える。 - 特許庁

When half-period transfer and one-period transfer of verification clock are included in one data path DP passed through a software macro area 10 and a hardware macro area 11, the attribute of the verification clock is defined in reverse phases between an input port A and an output port B as a condition for the verification clock to be applied at the boundary between the software macro area and the hardware macro area.例文帳に追加

ソフトマクロエリア１０とハードマクロエリア１１との間を経由する１つのデータパスＤＰに検証用クロックの半周期転送と１周期転送とが混在する場合に、ソフトマクロエリアとハードマクロエリアとの境界において適用する検証用クロックに対する条件として、入力ポートＡと出力ポートＢとの間で検証用クロックの属性を互いに逆相に定義する。 - 特許庁

The semiconductor device and the memory macro have a memory circuit which has an input and output port, and an arbitration circuit which has a first port that performs input or output operation in response to a first timing signal and a second port that performs input or output operation in response to a second timing signal which is asynchronous with the first timing signal.例文帳に追加

半導体装置又メモリマクロは、１つの入力及び出力ポートを持つメモリ回路及び第１タイミング信号に対応して入力又は出力動作を行う第１ポートと、上記第１タイミング信号とは非同期の第２タイミング信号に対応して入力又は出力動作を行う第２ポートを有する調停回路を備える。 - 特許庁

A macro display-output by an information providing screen such as an address retrieval screen of a form with a data input preliminarily in a field is prepared based on the operation history data file 45.例文帳に追加

そして、該操作履歴データファイル４５に基づいて、フィールドに予めデータが入力された形の住所検索画面等の情報提供画面が表示出力するマクロを作成する。 - 特許庁

Hitherto, using Input-Output Table, we explained about recent change of economic and industrial structures by showing domestic inter-industrial relation and structural change of "Ripple Effect" from a macro-viewpoint.例文帳に追加

以上、産業連関表を用い、マクロの視点で我が国内における産業連関と「波及効果」の構造変化を示すことで、近年の経済・産業構造の変化を説明してきた。 - 経済産業省

A relay macro-cell is structured by an inverter IN1 in which an input signal A is supplied to between VDD1 and GND, an inverter IN2 in which an input signal VOFF is supplied to between VDD2 and the GND, and a buffer which is controlled according to the input signal A, the input signal VOFF and output signals of the inverters IN1, IN2.例文帳に追加

ＶＤＤ１とＧＮＤ間に入力信号Ａが供給されるインバータＩＮ１と、ＶＤＤ２とＧＮＤ間に入力信号ＶＯＦＦが供給されるインバータＩＮ２と、入力信号Ａ，入力信号ＶＯＦＦおよびこれらインバータＩＮ１，ＩＮ２の出力信号により制御されるバッファから構成されている。 - 特許庁

The semiconductor test circuit includes: a plurality of the semiconductor macros having respective bypass circuits for internally bypassing data; a combination circuit for connecting two semiconductor macros; an input circuit for inputting the data input from the outside to the semiconductor macro at the first stage; and an output circuit for outputting the data obtained from the semiconductor macro at the last stage.例文帳に追加

半導体テスト回路は、内部でデータをバイパスするバイパス経路をそれぞれ有する複数の半導体マクロと、２つの半導体マクロ間を接続する組合せ回路と、外部から入力されたデータを先頭の半導体マクロに入力する入力回路と、終端の半導体マクロから得られたデータを出力する出力回路とを備える。 - 特許庁

When the delay test on the output terminal side of the customer-designed circuit 12 and that on the input terminal side of the IP macro 10 are acceptable, a delay between the scanning flip-flops 18 and 14 is determined as satisfactory.例文帳に追加

顧客側設計回路１２の出力端子側の遅延試験及びＩＰマクロ１０の入力端子側の遅延試験が合格であれば、スキャンフリップフロップ１８、１４間の遅延に問題はないと判定する。 - 特許庁

To provide a method of forming the macro-block library for logical simulation capable of setting a proper delay time not including the excess margin, to a macro-block wherein a clock control circuit is inserted between a macro-clock input terminal and a synchronizing output circuit, and to provide a layout designing method capable of easily eliminating the timing error, and remarkably shortening a time for designing.例文帳に追加

マクロクロック入力端子と同期化出力回路との間にクロック制御回路が挿入されているマクロブロックに対して、過剰なマージンを含まず適切な遅延時間を設定することが可能な論理シミュレーション用マクロブロックライブラリの作成方法と、このライブラリを用いて、タイミングエラーを容易に解消し設計期間を大幅に短縮することが可能なレイアウト設計方法とを提供する。 - 特許庁

The buffer 15 switches between an operation state where a signal inputted to the signal input terminal 15a is outputted from the signal output terminal 15b and a non-operation state where the signal inputted to the signal input terminal 15a is not outputted from the signal output terminal 15b, based on a buffer control signal 41 outputted from the macro 11.例文帳に追加

バッファ１５は、マクロ１１が出力するバッファ制御信号４１に基づいて、信号入力端子１５ａに入力される信号を信号出力端子１５ｂから出力する動作状態と信号入力端子１５ａに入力される信号を信号出力端子１５ｂから出力しない非動作状態とが切り替わる。 - 特許庁

To enable the operation timing in connection to inside to be guaranteed without addition of an extra terminal and function to a macro cell itself by enabling the testing precise timing relation between a clock signal and an input/output data signal or the other control signal to be performed.例文帳に追加

マクロセル自身に余分な端子や機能を付加することなくクロック信号と入出力データ信号や他の制御信号との正確なタイミング関係をテスト可能とすることにより、内部との接続における動作タイミングの保証可能とする。 - 特許庁

Owing to this DRAM mixed-loading ASIC, a restriction can be eliminated that a BIST circuit 15 must be arranged near an input terminal 5 and an output terminal 6 of the DRAM macro 2, and the degree of freedom of layout is effectively improved.例文帳に追加

かかるＤＲＡＭ混載ＡＳＩＣによれば，ＤＲＡＭマクロ２の入力端子５，出力端子６の近傍にＢＩＳＴ回路１５を配置しなければならないという制約を排除することができ，レイアウトの自由度を有効に向上することができる。 - 特許庁

To achieve high speed operation by shortening a total delay time from input to output of a signal in a semiconductor integrated circuit device incorporating a macro-cell (circuit block which can be designed independently) such as a storage circuit and operating synchronously with an external clock.例文帳に追加

記憶回路のようなマクロセル（独立して設計可能な回路ブロック）を内蔵し外部クロックに同期して動作する半導体集積回路装置において、信号の入力から出力までのトータルの遅延時間を短縮し高速化を達成する。 - 特許庁

To facilitate inspection, analysis, or the like in respective inspection modes by controlling optimally the number of input/output terminals controlled from the outside in accordance with respective mode sections and enabling inspection in operation in which operation trouble occurrence main cause outside of a memory-macro is reduced.例文帳に追加

外部から制御する入出力端子数を各モード区分に合わせて最適に制御し、メモリマクロ外部での動作不具合発生要因を削減した動作での検査が可能であり、それぞれの検査モードで検査・解析等を容易に実施できるようにする。 - 特許庁

The data processing macro has a data processing part for processing data, the buffer with data input and output ports for temporarily storing and burst-transferring the data processed by the data processing part, and a buffer control part for causing the buffer to burst-transfer the stored data.例文帳に追加

該データ処理マクロは、データを処理するデータ処理部と、データ処理部が処理したデータを一時的に蓄積してバースト転送する、データの入力ポートと出力ポートとを有するバッファと、バッファに、蓄積されたデータをバースト転送させるバッファ制御部と、を有する。 - 特許庁

If the IP macro 12 and the client designed circuit 14 pass the output delay test and the input delay test, respectively, it is determined that the delay between the scan flip-flop 21, 24 is within one cycle by a function clock F_CLK and the delay between the scan flip-flop 21, 24 is not a problem.例文帳に追加

ＩＰマクロ１２の出力遅延試験及び顧客側設計回路１４の入力遅延試験が合格であれば、スキャンフリップフロップ２１、２４間の遅延はファンクションクロックＦ＿ＣＬＫで１サイクル内に収まり、スキャンフリップフロップ２１、２４間の遅延に問題はないと判定する。 - 特許庁

Each of the input/output parts (t) in the macro cells 1 is elongated vertically in the lengthwise direction of the cell grid (g) in an attitude, along with the cell boundary CB of the macro cells 1.例文帳に追加

複数の入出力部ｔがセルバウンダリＣＢにおいてセルグリッドｇ上に配置されたマクロセル１と、セルグリッドｇをセル配置配線領域のチップグリッドＧに平行とする状態でマクロセル１を搭載し、チップグリッドＧに沿って形成した配線Ｒがマクロセル１の入出力部ｔに接続された半導体チップ２とからなり、マクロセル１における入出力部ｔが、マクロセル１のセルバウンダリＣＢに沿う姿勢で、かつ、セルグリッドｇの長さ方向に対する垂直方向に長い形状に構成されている。 - 特許庁