「junction depth」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In order to obtain high mobility, by optimizing the formed depth of the buried channel area, the ratio (Lbc÷Xj) of the junction depth (Lbc) of the buried channel area to the junction depth (Xj) of source and drain areas is adjusted to be 0.2-1.0.例文帳に追加

その埋め込みチャネル領域の形成される深さを最適化して高い移動度が得られるようにするために、埋め込みチャネル領域の接合深さ（L_bc）と、ソースとドレイン領域の接合部の深さ（X_j）との比（L_bc÷X_j）が0.2以上、1.0以下にする。 - 特許庁

Further, the narrowest section of a channel 14 is made deeper than the half depth of the junction of the p-type gate region 13.例文帳に追加

また、チャネル１４の最狭部をｐ型ゲート領域１３の接合の１／２よりも深くする。 - 特許庁

To control the depth of a junction by suppressing excessively rate- increased diffusion when a shallow junction is formed in the manufacturing process of a MOSFET.例文帳に追加

ＭＯＳＦＥＴの製造過程で、シャロージャンクションを形成する場合に過度増速拡散を抑制して接合の深さを制御できるようにする。 - 特許庁

The trenches 29 are formed in a depth of (b), which is shallower than the deepest junction depth (a) of the channel layer 26, and the trenches 29 are formed so as to be in contact with a p-n junction of the channel layer 26.例文帳に追加

チャネル層２６の最も深い接合深さａよりもトレンチ２９の深さ寸法ｂを浅く形成し、トレンチ２９は側面でチャネル層２６のｐｎ接合と接するように形成する。 - 特許庁

To form an extension portion of an optimal junction depth even if a gate length is extremely short.例文帳に追加

ゲート長の短縮に対応して最適な接合深さのエクステンション部を形成できなくなってきている。 - 特許庁

By this oxidation, the depth of pn junction made between the P well 6 and the N-type region 6 becomes shallow.例文帳に追加

この酸化により、Ｐウェル５とＮ型領域６で形成されるｐｎ接合深さが浅くなる。 - 特許庁

The n-type well region 19 has a lower impurity concentration and a deeper junction depth than the n-type drain region 15, and the n-type low concentration impurity region 17 has a lower impurity concentration and a deeper junction depth than the n-type drain region 7, and has a higher impurity concentration and a shallower junction depth than the n-type well region 19.例文帳に追加

Ｎ型ウェル領域１９はＮ型ドレイン領域１５に比べて不純物濃度が低く接合深さが深く、Ｎ型低濃度不純物領域１７はＮ型ドレイン領域７に比べて不純物濃度が低く接合深さが深く、かつＮ型ウェル領域１９に比べて不純物濃度が高く接合深さが浅い。 - 特許庁

To provide a semiconductor device in which the depth of extremely shallow junction is controlled precisely, and to provide a method for manufacturing the same.例文帳に追加

極浅接合の深さが精密制御された半導体装置およびその製造方法を提供する。 - 特許庁

To realize a semiconductor device having a shallow junction depth by suppressing excessive accelerated diffusion.例文帳に追加

過度増速拡散を抑制することにより浅い接合深さを持つ半導体装置を実現できるようにする。 - 特許庁

A terminal end layer 21 larger in junction depth than the p-type base layer 14 is formed in the terminal end region.例文帳に追加

終端領域には、このｐ型ベース層１４より接合深さが大きい終端層２１が形成される。 - 特許庁

To obtain a junction field-effect transistor(JFET) formed so that the diffusion depth of the impurity in a gate region does not vary.例文帳に追加

ゲート領域での不純物の拡散深さがばらつかないようにした接合型電界効果トランジスタを提供する。 - 特許庁

A pn junction 6s is formed to the semiconductor columns 10a to 10c that is longer than diffusion depth of the p-type impurity.例文帳に追加

ｐ型の不純物の拡散深さよりも長い半導体コラム１０ａ〜１０ｃにはｐｎ接合６ｓが形成される。 - 特許庁

The n-type region 11 and the p-type region 12 form a vertical type junction J1 adjacent in a depth direction.例文帳に追加

これらＮ型領域１１及びＰ型領域１２は、深さ方向で隣接する縦型接合部Ｊ１を形成している。 - 特許庁

The guard ring region 11a is formed so that its end is brought into contact with a main junction region 12 and to have the same depth.例文帳に追加

ガードリング領域１１ａを、その端部が主接合領域１２と接するようにかつ同じ深さを持つように形成する。 - 特許庁

Devices and method of manufacturing these devices are described whereby the devices have shallow junction depth far removed from end-of-range defects.例文帳に追加

装置とその装置の製造方法が記載され、それにより、装置がエンドオブレンジ欠陥から離れた浅い接合深さを有する。 - 特許庁

To provide a semiconductor device that achieves stable contact between an embedded bit line and a junction, and in which the junction contacting the embedded bit line is formed at a uniform depth, and a method for fabricating the same.例文帳に追加

埋め込みビットラインと接合を安定的にコンタクトさせることができ、埋め込みビットラインとコンタクトされる接合の深さを均一に形成できる半導体装置およびその製造方法を提供する。 - 特許庁

To obtain the annealing time sufficient for recovering crystallinity of a part where ions are implanted and reducing the junction depth, without having to use many laser light sources, when forming a very shallow junction.例文帳に追加

極浅接合の形成に際し、多数のレーザ光源を用いることなく、イオンが打ち込まれた部分の結晶性を回復し且つ接合深さを浅くするのに必要十分なアニール時間を得る。 - 特許庁

To provide a junction gate field effect transistor and its manufacturing method with case of controlling the structure of the depth of the gate region.例文帳に追加

ゲート領域の深さを制御し易い構成を備えた接合ゲート型電界効果トランジスタ及びその作製方法を提供する。 - 特許庁

To alleviate negative effect of presence of an end-of-range (EOR) region near the desired source/drain junction depth in a semiconductor device.例文帳に追加

半導体装置の所望のソース／ドレイン接合深さの近傍にある、エンドオブレンジ（ＥＯＲ）領域の存在の、負の影響を低減する。 - 特許庁

In a source region 68 and a drain region 69, its junction depth is smaller than the thickness of the body 62 and the body 62 is extended to a lower part.例文帳に追加

ソース領域６８、ドレイン領域６９は、その接合深さがボディー６２の厚みより小さく、下部にはボディー６２が延在する。 - 特許庁

Furthermore, these regions 3b are formed of B in longer range, thereby making feasible of easily increasing the junction depth also avoiding the defective punchthrough.例文帳に追加

また、この領域３ｂを飛程の長いＢで形成しているため、接合深さが容易に深くでき、パンチスルー発生を防止できる。 - 特許庁

The drain/body junction is positioned above the base of the trench, and it prevents the diffusion of an depth which enlarges cell width and reduces packing density.例文帳に追加

ドレイン−ボディ接合がトレンチ底部の上方に位置し、セル幅を拡大し詰込み密度を減少させる如何なる深さの拡散をも防止する。 - 特許庁

To provide a technology for forming a shallow p-n junction of a depth, from the surface of a semiconductor substrate which is 10 nm or less, without decreasing the throughput.例文帳に追加

スループットを低下させずに、半導体基板の表面からの深さが１０ｎｍ以下の浅いｐｎ接合を形成することのできる技術を提供する。 - 特許庁

To remedy the junction leakage current of a MOSFET against which the depth reduction of a diffused layer is contrived.例文帳に追加

本発明は、拡散層の深さの低減が図られるＭＯＳＦＥＴにおいて、接合リーク電流を改善できるようにすることを最も主要な特徴とする。 - 特許庁

To provide a semiconductor device which has a low-density impurity region made low in resistance by suppressing an increase in junction depth, and to provide a method of manufacturing the semiconductor device.例文帳に追加

接合深さが深くなるが抑制され、低抵抗化された低濃度不純物領域を備えた半導体装置とその製造方法を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor device capable of restricting variations of characteristics caused by a junction depth and having an extremely shallow impurity diffusion region.例文帳に追加

接合深さに起因する特性のバラツキを抑制可能な、極浅不純物拡散領域を有する半導体装置の製造方法を提供する。 - 特許庁

A junction depth Xj of a (p) base region of a TLPM (Trench Lateral Power MOSFET) is made shallower than a trench depth, and a trench is formed so that a depth (Dt) becomes about Dt=1.2 μm, so as not to contact a curvature part of a trench bottom part.例文帳に追加

ＴＬＰＭ（Ｔｒｅｎｃｈ Ｌａｔｅｒａｌ Ｐｏｗｅｒ ＭＯＳＦＥＴ）のｐベース領域の接合深さＸｊをトレンチ深さより浅く、トレンチ底部の曲率部に接触しないようにトレンチの深さ（Ｄｔ）をＤｔ＝１．２μｍ程度に形成すること - 特許庁

When a polysilicon film 21 is doped with a dopant that diffuses into the junction layer of the transistor, dopant diffused into a polysilicon film spreads into a junction layer 12 in a subsequent process, whereby a reduction in depth of the junction layer caused by overetching at the formation of a contact hole and a junction leakage current caused by misalignment at the formation of a contact hole can be compensated.例文帳に追加

また、トランジスタの接合層コンタクトで接合層にドーピングされたドーパントをポリシリコン膜２１にドーピングさせて使用する場合、後続の工程時にポリシリコン膜内にドーピングされたドーパントが接合層１２に広がってコンタクトホール形成時の過度蝕刻にともなう接合層の深さの減少、コンタクトホールの形成時の誤整列等による接合漏洩電流問題を補償できる。 - 特許庁

A method for fabricating a semiconductor device includes etching a substrate to form a trench, forming a junction region in the substrate under the bottom of the trench, etching the bottom of the trench to a certain depth to form a side wall junction region, and forming a bit line coupled to the side wall junction region.例文帳に追加

基板をエッチングしてトレンチを形成するステップと、前記トレンチ底面の基板内に接合領域を形成するステップと、前記トレンチ底面を一定の深さエッチングして側壁接合領域を形成するステップと、前記側壁接合領域に接続するビットラインを形成するステップと、を含む半導体装置の製造方法。 - 特許庁

Next, formation of the pn junction 6s is determined for the semiconductor columns 10a to 10e based on the results of measurement of resistance value and diffusion depth is measured based on the height of semiconductor column.例文帳に追加

次に、抵抗値の計測結果から、半導体コラム１０ａ〜１０ｅについてｐｎ接合６ｓの有無を判断し、半導体コラムの高さから拡散深さを測定する。 - 特許庁

The junction depth between a source layer and drain regions 106, 107 is set not to exceed the face where the Si_1-xGe_x layer 103 and a silicon layer are brought into contact with each other.例文帳に追加

ソース層及びドレイン領域１０６，１０７の接合深さを、前記Ｓｉ_１−ｘＧｅ_ｘ層１０３とシリコン層とが接する面を越えないようにする。 - 特許庁

To provide a technique that reduces off-current of an MISFET, and prevents fluctuation in the threshold voltage Vth by shallowing the junction depth of a source and a drain.例文帳に追加

ソース、ドレインの接合深さを浅くすることにより、ＭＩＳＦＥＴのオフ電流を低減し、また、閾値電圧Ｖｔｈのばらつきを防止する技術を提供する。 - 特許庁

In the corner part of a 1st cover side attachment surface 19a of an upper cover 12 of an electric junction box, a 1st recess 21 is formed by cutting the surface along the corner up to a depth D2.例文帳に追加

アッパーカバー１２の第１のカバー側嵌着面１９ａのコーナー部において、コーナーに沿って深さＤ２まで切り欠かれて第１の凹部２１が形成されている。 - 特許庁

Thus, the adjacent interval of the practical p-type semiconductor regions 13 is made to become wide on a main surface and narrow at a certain depth, the Schottky junction part is widened, and the Schottky junction part is easily pinched off at reverse bias.例文帳に追加

それによって、実質的なｐ半導体領域１３の隣り合う間隔が、主面において広くなり、かつある深さにおいて狭くなるようにし、ショットキー接合部を広くするとともに、逆バイアス時にショットキー接合部が容易にピンチオフされるようにする。 - 特許庁

To provide a vertical type transistor having a buried junction in which a dopant concentration can be highly maintained while a depth of a junction where dopant is diffused can be controlled, which achieve improved contact resistance, and improve threshold voltage (Vt) of a channel by reducing the distance of separation between the channel region and the buried junction, and method for forming the same.例文帳に追加

ドーパントの濃度をより高く確保しつつも、ドーパントが拡散されるジャンクション深さを制御することができ、改善された接触抵抗を実現し、チャネル領域との離隔間隔を減らしてチャネルのしきい電圧（Ｖｔ）を改善できる埋没ジャンクションを有する垂直型トランジスタ及びその形成方法を提供すること。 - 特許庁

To provide a method and an apparatus for measuring a throat depth value in fillet weld, capable of measuring easily and precisely the throat depth after a secular change of a fillet weld part in a portion difficult to be measured, such as a junction part between a deck plate of a hull and longitudinal beams thereof.例文帳に追加

船体のデッキプレートとロンジの接合部等、測定困難な箇所における隅肉溶接部の経年劣化後ののど厚値を簡便に高精度で測定することが可能な隅肉溶接ののど厚値測定方法及びのど厚値測定装置を提供する。 - 特許庁

To suppress increase in junction depth of source and drain diffusion layers connected to a second storage node electrode via an embedded strap in a high-temperature process, after forming the buried strap.例文帳に追加

埋込みストラップ形成後の高温工程における、埋込みストラップを介して第２ストレージノード電極に接続したソース／ドレイン拡散層の接合深さの増加を抑制すること。 - 特許庁

A side part 34a-1 of a band-shaped part junction part 34a is tiltedly formed in relation to the direction (X1-X2) between electrodes, and the depth part of a cutout part L1 is formed into a triangular shape.例文帳に追加

帯状部接続部３４ａの辺部３４ａ−１は、電極間方向（Ｘ１−Ｘ２）に対して傾斜して形成され、切欠部Ｌ１の奥部が三角形状に形成されている。 - 特許庁

The second extension region 8b contains shallow-jujnction-formed impurities, and the junction depth of the second extension region 8b is shallower than that of the first extension region 8a.例文帳に追加

第２のエクステンション領域８ｂは浅接合化不純物を含んでおり、第２のエクステンション領域８ｂの接合深さは第１のエクステンション領域８ａの接合深さよりも浅い。 - 特許庁

To provide a method for manufacturing a high efficient solar battery by forming a diffusion layer featuring a shallow junction depth and a high dose and also executing a fire-through process with shallow thrust.例文帳に追加

接合深さが浅く、かつ、高ドーズの拡散層を形成するとともに、浅い食い込みでファイアスルーを行うことで、高効率の太陽電池を製造する方法を提供すること。 - 特許庁

The dispersion of the threshold voltage in the depression-type lateral MOSFET decreases by that the depth of the pn junction becomes shallow and besides the concentration of the impurities at the surface of the P well becomes low.例文帳に追加

ｐｎ接合深さが浅くなり、かつＰウェル５の表面の不純物濃度が低くなることで、デプレッション型ラテラルＭＯＳＦＥＴにおけるしきい値電圧のばらつきが減少する。 - 特許庁

A Schottky barrier semiconductor device comprises embedded semiconductor layers serving as a junction barrier 5 provided outside a guard ring 4 and at a predetermined depth from a surface of a first semiconductor layer.例文帳に追加

ショットキーバリア型半導体装置において、ガードリング４の外側で、第１の半導体層の表面から所定の深さに配設されたジャンクションバリア５としての埋め込み半導体層を具備する。 - 特許庁

To provide a method, where in a semiconductor substrate, there is formed a ultra-shallow junction whose dopant concentration distribution is narrowed through control of its junction depth, by restricting the channelling of dopants in the ion implantation process to a minimum and by controlling the diffusion of dopant in the following heat annealing treatment process.例文帳に追加

イオン注入工程でのドーパントのチャンネリングを最小限に抑制し、また引き続く熱アニール処理工程でのドーパントの拡散を抑制することにより接合深さを制御してドーパント濃度分布を狭小化した超浅型接合を半導体基板内に形成する方法を提供する。 - 特許庁

A silicon carbide semiconductor device comprises channel set regions 7a, 7b partly deepened in a junction depth of a second gate region 7 in a site disposed on a first gate region 3 to a second gate region 7.例文帳に追加

第２ゲート領域７に対し、第１ゲート領域３の上に位置する部位内において、第２ゲート領域７の接合深さを部分的に深くしたチャネル設定領域７ａ、７ｂを備える。 - 特許庁

To allow a field density near a drain region to be relaxed in a high-voltage transistor and to maintain a shallow depth of a junction of a low concentration impurity region and proper transistor performance in a low-voltage transistor.例文帳に追加

高電圧トランジスタは、ドレイン領域の近傍の電界密度が緩和され、低電圧トランジスタは、低濃度不純物領域の接合の深さが浅く、良好なトランジスタ性能が維持される。 - 特許庁