「latency delay」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a synchronous semiconductor memory in which programming of an RAS(row address strobe) latency is not required, and setting of a delay time for latency is not necessitated.例文帳に追加

ＲＡＳレイテンシのプログラミングが要求されず、レイテンシ毎に遅延時間を設計する必要が無い同期式半導体記憶装置を提供する。 - 特許庁

When a refresh cycle, a precharge cycle, RAS latency, CAS latency or RAS-to-CAS delay occurs, a refresh/clock control circuit 2 stops an internal clock S10 to be supplied to registers 21-31 for a time corresponding to the delay.例文帳に追加

リフレッシュサイクル、プリチャージサイクル、ＲＡＳレイテンシ、ＣＡＳレイテンシ、またはＲＡＳ ｔｏ ＣＡＳディレイが生じた場合、リフレッシュ／クロック制御回路２が、遅延に応じた時間、レジスタ２１〜３１に供給する内部クロックＳ１０を停止する。 - 特許庁

This device is provided with a read-out information signal generating circuit 41, a delay circuit 43, and a latency control signal generating circuit 45.例文帳に追加

読出し情報信号発生回路４１、遅延回路４３及びレイテンシ制御信号発生回路４５を備える。 - 特許庁

To control an influence caused excessively by a delay between arriving elements in order to form an arrangement data stream without lapsing into a latency time delay relevant to a conventional technology.例文帳に追加

従来の技術に関連する待ち時間遅延に陥ることなく配列データストリームを生成するために、到着する要素間での過度の遅延の影響を制御する。 - 特許庁

To provide a CAS latency time control circuit for preventing a data delay brought about when data pass an unnecessary latch means.例文帳に追加

必要ないラッチ手段の通過時に生じるデータの遅れを防止するためのＣＡＳ待ち時間制御回路を提供する。 - 特許庁

In the method, video is smoothly reproduced in the video mode, and low-latency delay control is provided in the operation mode.例文帳に追加

上述の方法によると、ビデオモード中、ビデオが円滑に再生され、操作モード中、低レイテンシ遅延制御が提供される。 - 特許庁

To constituting an optimum image drawing information forming means from the frequency of the attribute of image information and to suppress generation of a delay (latency) of processing.例文帳に追加

画像情報の属性の頻度から、最適な描画情報生成手段を構成し、処理の遅延（レイテンシ）発生を抑制する - 特許庁

Regarding the delay circuit blocks, the delay of each delay circuit is properly adjusted according to the column latency and operating frequency, and also adjusted according to the variations of process and operating voltage and changes of the operating temperature as well.例文帳に追加

これらの遅延回路ブロックは、カラムレイテンシ、動作周波数にあわせて各遅延回路の遅延量が適切な値に調節されると共に、プロセスや動作電圧のばらつき、動作温度の変化に対応して、遅延量が調節される。 - 特許庁

The internal interleaved clock signals are delay matched with the external clock signals when propagating through a timing circuit connected to latency and burst length selection signals.例文帳に追加

内部インタリーブクロック信号は、レイテンシ及びバースト長選択信号が接続されたタイミング回路を介して伝搬するとき、外部クロック信号に遅延整合される。 - 特許庁

The data latency of the system is also improved by making the phase compensation quantity of the TDLL variable and making delay between the CTM/CFM of a chip end zero.例文帳に追加

また、ＴＤＬＬの位相補償量を可変とし、チップ端のＣＴＭ／ＣＦＭ間の遅延をゼロとすることにより、システムのデータレイテンシーを改善する。 - 特許庁

The semiconductor device has: a first delay circuit block which generates a timing signal for a circuit block for working in a column cycle time determined by an external input command cycle; and a second delay circuit block whose total delay is adjusted to a difference between the column cycle time and the access time determined by the external clock and latency.例文帳に追加

外部入力コマンドサイクルによって決まるカラムサイクル時間で動作するべき回路ブロックのタイミング信号を発生する第１の遅延回路ブロックと、全体の遅延量が外部クロックとレイテンシで決まるアクセス時間とカラムサイクル時間の差に調節される第２の遅延回路ブロックを有する。 - 特許庁

Each printer A (B, C, D) changes the number of splits when each image forming means 21 issues a request for image data to a print controller 1 in accordance with the latency (delay time) of the request needed for image data transfer (for example, the number of splits is increased as the latency is larger, and the number of splits is reduced as the latency is smaller).例文帳に追加

印刷装置Ａ（Ｂ，Ｃ，Ｄ）は、各画像形成手段２１が印刷コントローラ１に対して画像データのリクエストを発行する際のスプリット数を、画像データ転送に要するリクエストのレイテンシ（遅延時間）に応じて変更する（例えば、レイテンシが大きいほどリクエストのスプリット数を増やし、レイテンシが小さいほどリクエストのスプリット数を減らす）。 - 特許庁

A voice signal which does not pass the voice/video image delay portion 16 and a voice signal delayed by the latency and outputted are inputted into a voice output switching portion 19.例文帳に追加

音声・映像遅延部１６を介さない音声信号と、遅延時間だけ遅延されて出力された音声信号とは、音声出力切替部１９に入力される。 - 特許庁

A delay time calculation part 23 calculates a difference between the first time and the third time and a difference between the second time and the fourth time, as latency.例文帳に追加

遅延時間算出部２３は、処理遅延時間として第１時刻と前記第３時刻との差及び前記第２時刻と前記第４時刻との差を算出する。 - 特許庁

Moreover, the output latency of the detected result of a defective storage cell by the test can be adjusted, according to the signal propagation delay time with the wiring load of a signal path.例文帳に追加

更に、試験による不良記憶セルの検出結果の出力レイテンシを、信号経路の配線負荷に伴う信号伝播遅延時間に応じて調整することができる。 - 特許庁

To provide a method and apparatus for data communication of low delay data over multiple channels having different speed and latency and requiring a different amount of time to set up.例文帳に追加

異なる速度と待ち時間を有し、セットアップするために異なる時間量を必要とする、多重チャネル上の低遅延データ通信のための方法及び装置を提供する。 - 特許庁

The analog control apparatus 11 is provide with a delay circuit 12, in which a delay almost equivalent to latency in an ADC(analog-to-digital converter) 14 and an operation circuit 15 is set, and an analog signal IN is inputted into the circuit 12 and to the ADC 14.例文帳に追加

アナログ制御装置１１には、ＡＤＣ１４及び演算回路１５でのレイテンシに略相当する遅延が設定された遅延回路１２が設けられ、アナログ信号ＩＮは遅延回路１２とＡＤＣ１４とに入力される。 - 特許庁

To provide a semiconductor memory device capable of generating a final output enable signal corresponding to a CAS latency by measuring a degree of delay reflected with a delay locked loop to reflect it to a read command.例文帳に追加

遅延固定ループで反映される遅延の程度を測定して読み出し命令に反映することにより、ＣＡＳレイテンシに対応する最終出力イネーブル信号を生成することができる半導体メモリ装置を提供すること。 - 特許庁

This identifier, for example, enables forwarding of latency-sensitive packets without delay and allow error-sensitive packets to be stored for possible retransmission.例文帳に追加

この識別子は、たとえば、遅延に影響されやすいパケットを遅延なしで転送可能とするとともに、可能性がある再送信のため、エラーに影響されやすいパケットの記憶を可能にする。 - 特許庁

To provide a variable latency circuit capable of preventing phase shift of a clock when an operation frequency is high and reducing circuit delay when the operation frequency is low.例文帳に追加

動作周波数が高いときにはクロックの位相ずれを防止することができ、動作周波数が低いときには回路遅延を低減することができる可変レイテンシ回路を提供する。 - 特許庁

This identifier can, for example, enable forwarding of latency-sensitive packets without delay and allow error-sensitive packets to be stored for possible retransmission.例文帳に追加

この識別子は、たとえば、遅延に影響されやすいパケットを遅延なしで転送可能とするとともに、可能性がある再送信のため、エラーに影響されやすいパケットの記憶を可能にする。 - 特許庁

To suppress a sudden increase in circuit scale even when the parallelism of computing elements is increased, without causing delay of latency in data transfer or increasing circuits other than a data transfer mechanism.例文帳に追加

データ転送におけるレイテンシーの遅れや、データ転送機構以外の回路の増大を伴うことなく、演算器の並列度を高めても、急激な回路規模の増大を抑えることができるようにする。 - 特許庁

To accurately and easily make phase delay 90° between a CFM and transmission data, to improve the data latency of a system and to further allow the same controller to easily deal with both a master and a slave.例文帳に追加

ＣＦＭと送信データの間の位相遅延を正確且つ容易に９０度とすること、システムのデータレイテンシーを改善すること、更に、同一コントローラでマスターとスレーブの両方に容易に対応すること。 - 特許庁

By using the two memory portions, even if one portion receives an excessive delay, it makes possible that the buffer generates the arrangement data stream from a plurality of delayed data portions by latency time of n bit block level.例文帳に追加

２つのメモリ部を使用することによって、たとえ１つの部分が過度の遅延を受けても、バッファがｎビットブロックレベルの待ち時間で複数の遅延されたデータ部分から配列データストリームを生成することを可能とする。 - 特許庁

To schedule tasks and to efficiently perform processing, considering both the increase of processing delay due to a load on CPU cores and the increase of the latency time for the processing due to the increase of a communication time, in a multi-core processor system.例文帳に追加

マルチコアプロセッサシステムにおいて、ＣＰＵコアの負荷による処理遅延の増加と、通信時間増加による処理の待ち時間の増加の両者を考慮して、タスクのスケジューリングをおこない、処理化の効率化をおこなう。 - 特許庁

To provide a data transfer timing correcting device capable of preventing data transmission and reception from being in an abnormal state regardless of the existence of a fluctuation in the number of data delay cycles (latency) in a system for transmitting and receiving data to/from an external memory part.例文帳に追加

外部メモリ部に対してデータ送受信を行うシステムにおいて、データ遅延サイクル数（レイテンシ）に変動があってもデータ送受信が異常状態とならないようにすることができるデータ転送タイミング補正装置を提供する。 - 特許庁

The latency counter includes a clock delay module for delaying an input clock based on at least one delay amount to output it as a delayed input clock, a frequency detector for detecting the frequency of a specific signal in a memory to set a delay amount based on this frequency, and a delay control signal generation module for outputting first and second delayed control signals corresponding to memory access control signals.例文帳に追加

レイテンシーカウンターは、少なくとも１つの遅延量に基づいて入力クロックを遅延させ、遅延済み入力クロックとして出力するクロック遅延モジュールと、メモリーにおける特定信号の周波数を検出し、これに基づいて遅延量を設定する周波数検知器と、遅延済み入力クロックと出力クロックに基づいて、メモリーアクセス制御信号に対応する第一遅延済み制御信号と第二遅延済み制御信号を出力する遅延制御信号発生モジュールとを含む。 - 特許庁

To provide a memory data transmission method and a memory data transmission system with a high data transfer efficiency that can realize data transfer without setting of an active command, setting of a row address, and a delay due to CAS latency in the case that data are transferred between two memories consisting of synchronous DRAMs.例文帳に追加

シンクロナスＤＲＡＭにより構成される２つのメモリ間でデータ転送する際に、アクティブコマンドの設定、列アドレスの設定、ＣＡＳレーテンシによる遅延がないデータ転送を実現することにより、データ転送効率の高いメモリデータ転送方法及びメモリデータ伝送装置を提供することを目的とする。 - 特許庁

To play a communication game as if having a match against a player of a game machine arranged at a remote location without causing the problem of latency (communication delay), the problem of a time difference or the problem of communication quality which occurs in the communication game of a real time system.例文帳に追加

リアルタイム式の通信ゲームで発生するレイテンシ（通信遅れ）の問題、時差の問題、通信品質の問題を起こすことなく、離れた場所に配置されたゲーム機のプレイヤとあたかも対戦しているかのような通信ゲームを行なうことができるゲーム装置および通信ゲームシステムを提供することを目的とする。 - 特許庁

To provide a game device and a communication game system capable of playing a communication game as if playing against the player of a game machine arranged at a remote location without causing the problem of latency (communication delay), the problem of a time difference or the problem of communication quality which occurs in the communication game of a real time system.例文帳に追加

リアルタイム式の通信ゲームで発生するレイテンシ（通信遅れ）の問題、時差の問題、通信品質の問題を起こすことなく、離れた場所に配置されたゲーム機のプレイヤとあたかも対戦しているかのような通信ゲームを行なうことができるゲーム装置および通信ゲームシステムを提供することを目的とする。 - 特許庁

To provide a game device and a communication game system, allowing a player to play a communication game as if the player faces an opponent player of a game machine disposed in a remote place without any trouble in the latency (communication delay) generated in a real-time communication game, in the time-lag, or in the communication quality.例文帳に追加

リアルタイム式の通信ゲームで発生するレイテンシ（通信遅れ）の問題、時差の問題、通信品質の問題を起こすことなく、離れた場所に配置されたゲーム機のプレイヤとあたかも対戦しているかのような通信ゲームを行なうことができるゲーム装置および通信ゲームシステムを提供することを目的とする。 - 特許庁

This controller includes an output enable signal generation means for generating a plurality of output enable signals having information regarding delay time from the activation timing of a read CAS signal and generating only a signal corresponding to set CAS latency, and an output driving signal generation means for outputting the output enable signal corresponding to the CAS latency as an output driving signal for controlling the timing of outputting data to the outside.例文帳に追加

本発明の出力制御装置は、読み出しＣＡＳ信号の活性化時点からの遅延時間に関する情報を有する複数の出力イネーブル信号を生成し、設定されたＣＡＳレイテンシに対応する信号のみを生成するための出力イネーブル信号生成手段と、前記ＣＡＳレイテンシに対応する前記出力イネーブル信号を、データが外部に出力される時点を制御する出力駆動信号として出力するための出力駆動信号生成手段とを備える。 - 特許庁

A clock-synchronized memory is provided with an AL setting register 132 used for setting a value (front-loaded latency) specifying a supply cycle of a read or write command, and a delay control circuit 126 for delaying internal control signals MAE, WBE by the prescribed cycle time in accordance with a value set to the AL setting register 132.例文帳に追加

クロック同期型のメモリにおいて、読出しまたは書込みコマンドの投入サイクルを指定する値（前倒しレイテンシ）を設定可能なＡＬ設定レジスタ１３２と、ＡＬ設定レジスタ１３２に設定された値に応じて所定のサイクル時間だけ内部制御信号ＭＡＥ，ＷＢＥを遅延させるための遅延制御回路１２６とを備える。 - 特許庁