「logic analysis」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

When the input/output AC standard is not satisfied at the time of timing analysis, an optimizing processor 10 performs the automatic correction of the logic synthesis script and the automatic correction of the layout limit.例文帳に追加

最適化処理装置１０は、タイミング解析時、入出力ＡＣ規格を満たしていないとき、論理合成スクリプトの自動修正、レイアウト制約の自動生成を行なう。 - 特許庁

To provide environment wherein timing analysis and logic composition can accurately and easily be performed by easily inputting the timing specifications of the circuit at a function description stage without any omission.例文帳に追加

機能記述段階で回路のタイミング仕様を洩れなくかつ容易に入力し、タイミング解析や論理合成を正確かつ容易に行うことができる環境を提供する。 - 特許庁

To provide a screen transition test analyzing and transition system by which test analysis of screen transition of a web application using framework is correctly performed under environment where no application logic is prepared.例文帳に追加

フレームワークを用いたウェブアプリケーションの画面遷移を、アプリケーションロジックが用意されていない環境で、正しく試験分析することのできるウェブアプリケーションの画面遷移試験分析装置遷移装置を提供する。 - 特許庁

This system enables to reproduce an internal processor data signal of a target system 14 for analysis by a logic analyzer 11 from a data line used for another purpose by a processor of the target system 14.例文帳に追加

このシステムは、ターゲットシステム(14)のプロセッサによって他の目的で利用されているデータラインから、ロジックアナライザ(11)による解析のためにターゲットシステム(14)の内部プロセッサデータ信号を再生成することを可能にする。 - 特許庁

To facilitate the analysis of a clock supply path in a logical circuit and reduce the labor in clock synthesis to provide the creation of a logical circuit having unintended multi-stage logic.例文帳に追加

論理回路のクロック供給経路の解析を容易にし、クロック合成の際の手間を削減して、意図しない多段の論理を持つ論理回路の作成を防止する。 - 特許庁

To provide a failure analysis method for a logic circuit which identifies the failure on a scan chain without requiring an additional circuit in a conventional scan design.例文帳に追加

通常のスキャン設計において、追加回路を必要とせずにスキャンチェーン上の故障箇所を特定する論理回路の故障解析方法を提供する。 - 特許庁

Based on a timing analysis under the logic BIST mode, a scan flip-flop with a selector is arranged with insertion at a place where a testing error occurs, and the path where the timing error occurs is pipelined.例文帳に追加

ロジックＢＩＳＴモードにおけるタイミング解析に基づいてタイミングエラーの発生箇所に、セレクタ付きスキャンフリップフロップを挿入配置することで、そのタイミングエラー発生パスをパイプライン化する。 - 特許庁

The trace acquisition circuits include rearrangement logic parts (115 and 215) for rearranging the instruction execution analysis information and the information acquired through the operand busses, allowing accurate tracing.例文帳に追加

上記トレース取得回路には、上記命令実行解析情報と上記オペランドバスから得られる情報とを並べ替える並べ替え論理部（１１５，２１５）を設け、的確なトレースを可能にする。 - 特許庁

To implement a programmable logic controller (PLC) which is capable of confirming operation states of all modules including a CPU module per station or unit on the host PC side to acquire information effective for cause analysis of an alarm.例文帳に追加

上位ＰＣ側でステーションやユニット単位でＣＰＵモジュールを含む全てのモジュールの稼働状態を確認し、アラームの原因解析に有効な情報を取得することを可能とするＰＬＣを実現する。 - 特許庁

To provide a means generating deactivation specification description including a function complying with an inactive code in verification of a logic system for facilitating analysis on a code coverage result.例文帳に追加

論理システムの検証において非活性コードに対応する機能を含む非活性動作仕様記述を生成し、コードカバレッジ結果の解析を容易化する手段を提供する。 - 特許庁

Thus, the failure of the contact plug specific to the logic circuit which is caused by crude density (randomness) of a diffusion layer, wiring layer, and contact plug layer, is easily detected for the defect analysis.例文帳に追加

これにより、拡散層と配線層及びコンタクトプラグ層の粗密（ランダム性）に起因するロジック回路特有のコンタクトプラグ不良を容易に検出し、不良解析できる。 - 特許庁

The process execution part 14 perform logic analysis from the lowest step toward an upper step to acquire truth/false of condition branching included in the batch AP as the test object and a boundary value for acquiring value candidate information.例文帳に追加

処理実行部１４は、最下位ステップから上位ステップに向けてロジック解析を行い、テスト対象のバッチＡＰに含まれる条件分岐の真／偽と、境界値とを取得して値候補情報を取得する。 - 特許庁

To provide a method for managing structured documents which achieves syntax analysis which restrains a memory usage quantity even if a processing logic of an application is altered; and to provide a device therefor.例文帳に追加

アプリケーションの処理ロジックが変更される場合においても、メモリ使用量を抑止した構文解析を実現する構造化文書の管理方法及び装置を提供する。 - 特許庁

The screen definition file reading analysis part 2 creates a list of generation target file names through reading of the screen definition file 4, a data check, and calculation of a value by a source code generation logic 23.例文帳に追加

画面定義ファイル読込解析部２はソースコード生成ロジック２３による画面定義ファイル４の読み込み、データチェックおよび値の計算を経て生成対象ファイル名の一覧を作成する。 - 特許庁

Analysis data generation means generates key information, using logic stored in the storage means, as data for analyzing a past plant state on the basis of history data accumulated in history data accumulation means.例文帳に追加

解析データ生成手段は、前記保存手段に保存された前記ロジックを用い、履歴データ蓄積手段に蓄積された履歴データに基づいてキー情報を過去のプラント状態を解析するための解析用データとして生成する。 - 特許庁

To realize a selection of an analyzing logic for acquiring a test piece like a biochemically analyzing unit or analysis information without mistake.例文帳に追加

生化学解析装置において、生化学解析用ユニットのような試験片や解析情報取得のための解析ロジックを間違いなく選択できるようにする。 - 特許庁

The timing analysis device, which is for an integrated logic circuit, has a jitter information generation part 12 for generating period jitter information about an operating clock in response to power/ground noise, a jitter information storage part 34 for storing the generated period jitter information, and a timing analysis part 22 for timing-analyzing the integrated logic circuit according to the stored period jitter information.例文帳に追加

本発明にかかるタイミング解析装置は、集積論理回路のタイミング解析装置であって、電源／グラウンド雑音に応答して、動作クロックのピリオドジッタ情報を生成するジッタ情報生成部１２と、生成されたピリオドジッタ情報を格納するジッタ情報格納部３４と、格納されたピリオドジッタ情報に基づいて、集積論理回路のタイミング解析を行うタイミング解析部２２と、を有するものである。 - 特許庁

To provide a JTAG test system which enables even a test data collection section such as a logic analyzer whose trace quantity is not so much to collect sufficient data, by converting serial data into parallel data, and is capable of shortening a final analysis time sharply, by performing a part of analysis of trace data in real time during the data collection.例文帳に追加

シリアルデータをパラレルデータに変換することによりトレース量がそれほど多くないロジックアナライザなどのテストデータ収集部でも十分なデータを収集できるようにするとともに、トレースデータの解析の一部をデータ収集中にリアルタイムで行うことにより、最終的な解析時間を大幅に短縮できるＪＴＡＧテストシステムを提供すること。 - 特許庁

Thereby range of dispersion values of delay of the signal paths of the semiconductor integrated circuit can be limited by performing timing analysis considering dispersion values of delay about for every voltage values being changed by voltage drop and placement position of logic cells.例文帳に追加

これにより、論理セルの電圧ドロップや配置位置によって変動する電圧値ごとについて、遅延のばらつき値を考慮してタイミング解析を行うことにより、半導体集積回路の信号パスの遅延のばらつき値の範囲を狭めることができる。 - 特許庁

Then, a timing analyzing tool command generating part 15 generates the command of a static timing analyzing tool for the static timing analysis of a logic circuit from the timing specification stored in this timing specification storage part 14 and stores this generated command in a timing analyzing tool command storage part 17.例文帳に追加

そして、タイミング解析ツールコマンド生成部１５は、このタイミング仕様記憶部１４に記憶されたタイミング仕様から論理回路を静的タイミング解析する静的タイミング解析ツールのコマンドを生成し、この生成したコマンドをタイミング解析ツールコマンド記憶部１７に記憶させる。 - 特許庁

When a mailer 207 transmits or receives mail, a text analysis/storage logic 203 analyzes the mail, and stores a phrase in the master mail of the mail quoted by the mail and mention in the mail whose phrase has been quoted in a stringed condition into a database 204.例文帳に追加

メーラ２０７がメールを送信又は受信した際に、本文解析蓄積ロジック２０３が、該メールを解析し、該メールが引用した該メールの親メール内のフレーズと、該フレーズを引用した該メール内の記載とを紐付けてデータベース２０４に蓄積させておく。 - 特許庁

A marker signal displaying an examination result is acquired from the selected unit 1, a calculation is performed based on the read logic for the marker signal to acquire analysis information displaying the analyzation result, and this is displayed on a monitor 7.例文帳に追加

選択された生化学解析用ユニット１から検査結果を表す標識信号を取得し、これに対して読み出した解析ロジックに基づいて演算を施して解析結果を表す解析情報を取得し、これをモニタ７に表示する。 - 特許庁

The multi-cycle path detection device extracts a timing report of route violating timing from a timing analysis result of a logic circuit, and converts starting and ending points of a route corresponding to a route to starting and ending points of a multi-cycle path command to detect a multi-cycle path.例文帳に追加

論理回路のタイミング解析結果からタイミング違反をしている経路のタイミングレポートを抽出し、それに対応する経路の始点及び終点を、マルチサイクルパスを検出するためのマルチサイクルパスコマンドの始点及び終点に変換する。 - 特許庁

To provide a computer-aided design system and method thereof for logic design analysis for determining logical interdependencies between points in a topology of a digital circuit by which time and memories required for a processing are saved.例文帳に追加

本発明は、処理に要する時間及びメモリが節約された、ディジタル回路の論理ネットワーク中の点間で論理的相互従属関係を定める論理設計解析用のコンピュータ支援設計装置及び方法の提供を目的とする。 - 特許庁

A BIST circuit 3 which tests the logic circuit 4 under test comprises a control circuit 11, a test pattern generation circuit 12, a first pattern generation circuit 13, a second pattern generation circuit 14, a signal compression pattern generation circuit 15 and a failure detection analysis circuit 16.例文帳に追加

被テスト回路である論理回路４をテストするＢＩＳＴ回路３には、制御回路１１、テストパターン発生回路１２、第１のパターン生成回路１３、第２のパターン生成回路１４、信号圧縮パターン生成回路１５、及び故障検出解析回路１６が設けられる。 - 特許庁

Further, a delay fluctuation responding part 40 changes a reference cell having a logic circuit to which a signal is inputted through wiring whose delay fluctuation is equal to or more than a prescribed value to a P/N ratio change cell on the basis of delay fluctuation analysis results with respect to the wiring.例文帳に追加

更に、遅延変動対策部４０では、遅延変動解析結果に基づき、遅延変動が所定以上である配線について、その配線を介して信号が入力される論理回路を有する基準セルをＰ／Ｎ比変更セルに変更する。 - 特許庁

The analysis method and the analysis device for the SAN included in a large-scale system serving as a plurality of logic domains includes a step for selecting one component from a plurality of components for expressing a relationship between the components, a step for performing mapping processing between a plurality of events occurring between the components and a plurality of visible observation events, and a step for carrying out system analysis based on the mapping processing.例文帳に追加

また、ＳＡＮが複数の論理的ドメインである大型システムに含まれている場合の分析方法と分析装置が開示され、複数のコンポーネントからコンポーネントを選択するステップと、コンポーネント間の関係を表現するステップと、コンポーネント間で発生する複数の事象と複数の可観察事象の間のマッピングステップ処理を施すステップと、そのマッピング処理に基づいてシステム分析を実行するステップとを含んでいる。 - 特許庁

A bit map data generating section 2B provided in a control device 2 of the IC tester sequentially generates bit map data in accordance with progress of a predetermined address sequence, and further generates a bit map data file by inverting a logic value of the bit map data in accordance with the address obtained by the defect analysis memory retrieval section 3B.例文帳に追加

ＩＣ試験装置の制御装置２に設けられたビットマップデータ作成部２Ｂは、所定のアドレスシーケンスの進行に従ってビットマップデータを順次生成すると共に、不良解析メモリ検索部３Ｂにより取得されたアドレスに基づきビットマップデータの論理値を反転させてビットマップデータファイルを作成する。 - 特許庁

Specifically, the device, that is, control equipment 46, based on the initial charged amount of energy in a battery 14, power energy supplied to the battery 14, and discharging efficiency of the battery 14, dynamically calculates the used amount of energy, in this way, control logic of the whole energy can be executed, accurate operation analysis and/or simulation can be executed.例文帳に追加

具体的には、装置つまり制御器46が、バッテリー14内の初期充電量、バッテリー14に供給される電力量及びバッテリー14の放電効率に基いて、利用されるエネルギー量を動的に計算し、それにより、全体的なエネルギーの管理ロジックが実行されるのを可能とし、正確な動作解析及び／又はシミュレーションが実行されるのを可能とする。 - 特許庁

In the case an input signal corresponding to an analysis object instruction included in input-output instruction information A2 is given to an RT level mode A1 in an operation start state to change the input signal, the RT level model A1 is analyzed until the RT level model A1 becomes an operation end state to extract the operation of the logic circuit block (processing B4).例文帳に追加

そして、入出力命令情報Ａ２に含まれる解析対象命令に対応する入力信号を動作開始状態にあるＲＴレベルモデルＡ１に与え、入力信号を変化させた場合、ＲＴレベルモデルＡ１が動作終了状態になるまで、ＲＴレベルモデルＡ１を解析して論理回路ブロックの動作を抽出する（処理Ｂ４）。 - 特許庁